Conectaré un ADC ADS4125 de 12 bits y 125 MSPS con una salida LVDS DDR paralela de 6 bits, con un Altera MAX10 FPGA. Los datos muestreados tienen una duración de 100 us, y se filtrarán en el FPGA. Usaré la interfaz LVDS de FPGA para convertir el...
Soy un principiante en la programación de FPGA, y he encontrado este problema recientemente:
En un proceso síncrono, ¿cuál es la explicación lógica de que una señal no pueda leerse justo después de su asignación? (Tengo una idea de la respues...
Estoy buscando crear un bloque esquemático a partir de un archivo vhdl en el software Altera'a Quartus.
He estado usando File- > Create / Update- > Create Symbol Files para el archivo actual
El archivo se compila correctamente y reci...
Estoy tratando de encontrar el Fmax de mi diseño VHDL en Quartus II. Sé que necesita tener una ruta de registro a registro para encontrar el Fmax. Sin embargo, cuando registro la entrada, se agrega otro ciclo. Quiero que el código sea de 1 ciclo...
Estoy trabajando en la integración de un envío de eMMC a un FPGA.
Por ahora, la inicialización está funcionando bien, he logrado recibir los registros CSD y CID correctamente, y puedo seleccionar y mover el chip al estado de transferencia.
La...
He intentado Quartus 16.0 y 14.1.
Ambos generan un sistema Nios II que se ve muy mal, como se muestra en la siguiente figura.
¿Hayalgunamaneradequeseveamejorcomolaversiónanterior,comosemuestraacontinuación?
Estoy usando una declaración de caso en VHDL donde la expresión es una dirección de bus de 12 bits y la salida es un bus de datos de 32 bits.
Aquí está mi código:
process (iAPB_BUS_IN.pclk)
begin
if rising_edge(iAPB_BUS_IN.pclk) then...
Estoy tratando de alimentar la onda del coseno del compilador DDS al multiplicador y multiplicar por otra onda del coseno. La salida del multiplicador luego se alimenta a un compilador CIC como se muestra a continuación.
Heconectadodirectamente...
Estoy tratando de aprender cómo generar archivos de bits desde la línea de comandos. ¿Hay una manera de generar el archivo de script .xst desde las herramientas de línea de comandos? Solo puedo encontrar una mención de que sea algo que la GUI ge...
Estoy conectando el chip nórdico nRF52 con un FPGA, y a veces necesito que MOSI esté en un estado de alta impedancia (lea "Z" en VHDL). De lo contrario, el esclavo no reconocerá que los datos se han transferido completamente (consulte aquí par...