Estoy trabajando en la implementación del algoritmo cordic usando una descripción estructural de verilog y ejecutándolo en FPGAs. Quiero saber una forma de implementar D-flipflops usando descripciones estructurales. ¿Hay un nombre predefinido que implementaría un DFF como y, o, nand gates?
Los flip-flops y pestillos generalmente están implícitos en la síntesis de HDL a partir de una descripción de comportamiento donde un valor debe almacenarse entre los bordes del reloj (flip-flop) o depende de algún otro valor (latches). No es realmente necesario hacerlos explícitos.
Si está utilizando módulos para describir puertas básicas para una descripción estructural, éstas serán específicas del proveedor y deberá consultar la documentación de su proveedor para determinar los nombres correctos. Hay muchos tipos de flip-flops tipo D, todos los cuales pueden tener un nombre diferente.
Si fuera yo, no intentaría implementar algo como el algoritmo CORDIC directamente con una descripción estructural de nivel de puerta. Utilizo una descripción de comportamiento adecuada para las herramientas de síntesis para realizar la mayor parte del trabajo a nivel de puerta (por ejemplo, para inscribir registros) por usted.