Preguntas con etiqueta 'vhdl'

2
respuestas

¿Hay diseños USB libres y abiertos?

Quiero aprender USB y su interfaz de hardware y comenzar con un diseño trivial. Encontré algunos VHDL en github para el ISP1362 y me pregunto si es un buen punto de partida. Ya he usado Quartus para diseñar otro hardware para FPGA que puedo de...
1
respuesta

Cómo multiplicar números de punto fijo de diferente formato

Suponga que tengo dos números de punto fijo de 16 bits en el siguiente formato que se multiplica. Q3.13 * Q10.6 ¿Cuál es la forma correcta de multiplicarlos, es decir, si desplazo a la derecha el primer número para alinearlo como Q10.6 o h...
2
respuestas

VHDL: el convertidor de número binario firmado más rápido-más barato-más rápido

Sabemos que para convertir sin signo a firmado (precisamente, quiero convertir un binario puro en número de CA2) debemos negar la suma del número sin firmar, luego, 1. En VHDL puedo implementar un inversor y un sumador que administra El acarreo....
2
respuestas

¿Por qué usar un módulo personalizado en lugar de un divisor de reloj?

Fondo He creado un módulo VHDL que genera continuamente un patrón ancho de un bit de "1010101010 ..." siempre que su habilitación de entrada de bits sea alta, como parte de una asignación de clase. En la descripción de la asignación, la justi...
2
respuestas

VHDL: ¿Cómo se asignan valores personalizados a los identificadores de un tipo enumerado?

Para un diseño con pantallas de siete segmentos, será más fácil en simulación de modelos si se puede ver el valor real de la pantalla en la pantalla de siete segmentos, por ejemplo, hexadecimal D, que es "1000010" en binario, podría aparecer com...
1
respuesta

La forma más sencilla de enviar datos hacia y desde FPGA

Tengo una placa Basys2 y necesito transferir datos entre el FPGA y mi PC (Linux, transferir en ambas direcciones). No tiene que ser rápido, pero debe ser fácil de implementar y no llevar muchas puertas. ¿Qué recomendarías? I2C, rs232, USB o a...
2
respuestas

VHDL: no se pudieron implementar registros para las asignaciones en este borde del reloj

Estoy recibiendo los siguientes errores: Error (10822): error de HDL en pwm.vhd (15): no se pudieron implementar registros para las asignaciones en este borde del reloj Error (10822): error de HDL en pwm.vhd (18): no se pudieron implementar re...
1
respuesta

FPGA - Diagrama de enrutamiento - ¿cuáles son las partes físicas

En Xilinx ISE, he generado una pieza de hardware muy simple y al mirar el diseño enrutado, no estoy seguro de cuáles son algunas de las piezas y necesito alguna aclaración sobre cuáles son algunas de estas piezas. En este ejemplo, se eligió un d...
5
respuestas

¿Cómo convertir una matriz de píxeles a jpg o png?

Estoy haciendo un proyecto de procesamiento de imágenes en VHDL. Y como salida estoy obteniendo una matriz de píxeles (32 bits cada uno). Quiero probar estos datos de salida visualmente, para eso se deben convertir en imagen png o jpg o bmp. ¿Có...
3
respuestas

Establezca una señal alta constante a baja

Tengo un circuito de teclado, cuando presiono y sostengo una tecla, la señal "tecla presionada" siempre es alta, siempre y cuando mantenga presionada la tecla, lo cual es normal, cuando lo dejo, vuelve a bajar. Pero no quiero que esta señal esté...