Estoy trabajando en una idea, pero tengo problemas para encontrar incluso un punto de partida para la investigación.
La idea es que las imágenes (video) se envíen a través de NFC a una NFC conectada a FPGA (¿o algo más podría hacer?) Y mostrar e...
Estoy tratando de entender un comportamiento extraño (para mí) de un simple código VHDL. Me he dado cuenta de un código estúpido que funciona bien en ModelSim y no funciona en un FPGA real (Altera MAX 10).
Library IEEE;
use IEEE.std_logic_1164...
Estaba buscando FPGA con IP duras PCIe. Y encontré algunos FPGA con más de un IP duro. ¿Cuál es la ventaja de tener más de una IP dura en un solo FPGA?
Soy nuevo en VHDL, así que solo tengo una pregunta para preguntar por qué esto produce un error. Tengo una ALU definida en VHDL:
c <= a + b WHEN opc="0111"
ELSE a - b WHEN opc="1000"
ELSE -a WHEN op...
Quiero diseñar un PCB donde una cámara de video tome imágenes y se muestren en una pantalla HD. Así que tengo varias preguntas para lograrlo: me gustaría saber cuál es la mejor opción para el procesamiento de la señal de video, usar un FPGA o un...
Estoy diseñando un circuito sumador de 16 bits simple en Xilinx Spartan 6 FPGA de Digilent. El diseño de Verilog acepta dos entradas de 16 bits A y B y devuelve la suma de 16 bits C = A + B. Estoy ignorando llevar y llevar a cabo.
Quiero envi...
Tengo problemas para trabajar con la adición MSDF de Radix 2 SD (dígito con signo) de OLA (adición aritmética en línea) (primero el dígito más significativo primero).
Si tengo un número sin signo de rango de 8 bits y un conjunto redundant...
Quiero escribir un código c en mi PC local y subirlo al núcleo ARM en Zed-board para su ejecución. Sé que podemos hacerlo usando JTAG, pero por una razón obvia quiero usar la interfaz Ethernet.
Estaré encantado de explicar más si me faltan la...
Necesito escribir en un registro de 2 fuentes .. en este caso, un host pci
y un microcontrolador. El 2 nunca accederá al registro al mismo tiempo (básicamente, una vez que se realiza el PCI, lo entrega al otro host, que tendrá acceso exclusivo h...
Estoy intentando escribir un banco de pruebas para un procesador RISC de 16 bits usando verilog en Xilinx.
Tengo los siguientes módulos:
- TOP
-datapath
-instruction_fetch
-program_counter
-instruction_memory...