Tengo varios trabajadores que necesitan acceder al bus único (canal de memoria). Varios de ellos pueden estar listos al mismo tiempo y me gustaría que se alternen con los escritores que tengan prioridad.
Tengo algunos pseudocódigo con dos esc...
He estado jugando durante unos meses con la GO board para comenzar a obtener algunas bases sobre cómo programar la lógica funciona.
Me las arreglé para superar las cosas bastante fáciles y el UART básico de un byte, aquí es donde comienzan...
Estoy diseñando un osciloscopio digital simple, como un ejercicio de aprendizaje. Hará lo trivial: muestrear la señal analógica y almacenarla en SRAM de alta velocidad y trazar los datos en una pantalla LCD.
La parte con la que necesito ayuda...
Estoy utilizando un kit Xilinx Spartan 3E FPGA en mi proyecto académico para sintetizar un diseño que consta de un par de registros internos de 32 bits (por ejemplo, algunos contadores, desplazadores y algunos registros de configuración). No hay...
Estoy estudiando la forma de pasar parámetros de un módulo a otro y tengo una pregunta.
Tengo esta instancia en el módulo de nivel superior.
parameter a= 100;
parameter b = 200 ;
test#(b/(a*2)) test(
.clk(clk),
.reset(reset),...
Estoy usando la placa FPGA Spartan 2 y quiero contar las teclas presionadas desde el teclado
este es mi código VHDL:
library ieee ;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_st...
Estoy intentando averiguar cómo conectar correctamente el oscilador LVDS de 200 MHz (DSC1103CE1-200.0000T Hoja de datos ) a FPGA ICE40LP1K-QN84. Después de leer la guía de Lattice para señales diferenciales ( Enlace ) esta es la ruta He ideado....
Estoy construyendo una pantalla VGA con un Xilinx FPGA. No estoy exactamente seguro de cuál es la mejor manera de almacenar marcos VGA. La resolución es de 640x480. Debo usar una matriz 2D 640x480 o un bloque 640x480 en lo siguiente:
[256x51...
¿Existe un método "estándar" (compatible con Altera) para ejecutar mi Nios II desde una memoria fuera del chip como SRAM o SDRAM? Dado que el diseño está en etapas de prototipo, significa que estoy usando JTAG para la configuración y toda la cor...
Un punto final de FPGA necesita transferir grandes cantidades de datos a la memoria RAM del procesador host a través de DMA. Por lo tanto, la asignación de memoria a una sola RAM podría no ser posible. Normalmente, las PC o servidores de gama al...