¡Una de las formas más útiles de obtener acceso al contenido del registro interno es diseñarlo en!
Primero, debe decidir el mecanismo más conveniente para acceder al FPGA. Podría usar una interfaz SPI, UART, I 2 C ... lo que se adapte a la conexión a su dispositivo de monitoreo.
En una instancia decidí diseñar en el monitoreo mediante el uso de LED conectados al FPGA. Tuve registros de hasta 16 bits de ancho en el FPGA, así que conecté 16 LED hasta pines de salida en el diseño de FPGA. También equipé el diseño con un conjunto de cuatro puentes que fueron entradas en el diseño de FPGA. En el diseño lógico del FPGA, las salidas de los LED estaban conectadas a un MUX interno que tenía un ancho de 16 bits. Las entradas al MUX se conectaron a todos los diversos registros y contadores que quería poder monitorear. Los controles del selector para el canal mux provinieron de las cuatro entradas del pin de puente. Esto me permitió monitorear hasta 16 fuentes internas diferentes de información (aunque solo necesitaba usar 11 o 12 para ese diseño en particular).
Podría ver fácilmente cómo funcionan las máquinas de estado internas y los contadores al ver los LED. Durante la fase de depuración, necesitaba poder monitorear más de cerca que lo que se puede ver en un LED, por lo que cada una de las 16 salidas también tenía un punto de prueba conectado donde podía conectar mi analizador lógico USB para capturar las salidas seleccionadas en tiempo real .
En su caso, la placa de evaluación FPGA de uso más general proporciona interruptores que se conectan al FPGA como entradas y un conjunto de LED controlados por salidas del FPGA. Puede aprovechar estos recursos existentes para implementar exactamente lo que hice (en mi caso, yo había hecho mi propio consejo). Si su kit solo admite 8 LED y usted tiene registros más grandes, puede diseñar el MUX para que muestre las mitades superior e inferior del registro mediante dos selecciones de MUX separadas de los interruptores.