Tengo un problema con un proyecto de FPGA en el que estoy trabajando. No puedo escribir en memorias definidas dentro del FPGA, pero escribir en registros funciona bien. Estaba pensando en solucionar este problema simplemente utilizando registros...
Me refiero a Xilinx FPGA N / P: XC6SLX45-2FGG484C (Spartan-6)
Enlace para la parte: enlace
Enlace para pinout: enlace
Mi consulta es, si quiero usar la interfaz SPI para ADC, Touch y memoria. ¿Necesito usar GPIO o E / S SPI dedicado...
Creé un sistema FPGA en ModelSim (un algoritmo simple que calcula una ecuación y guarda en el chip), se sintetiza con Quartus Prime y luego se descarga en mi DE1-SOC.
Mi intención es comparar mis resultados con una implementación realizada en...
Para mi proyecto, estoy usando la placa de desarrollo de DE1 Soc.
Estoy tratando de conectar una cámara a ella usando la cinta
La cámara tiene la salida de Semtec Connector, y necesito conectar los 40 pines de semtec a los pines de un enca...
Tengo una pregunta general sobre los diseños de lógica de máquina de estado múltiple.
Piense en un sistema que tenga múltiples máquinas de estados finitos con un solo reloj y flip flops de bordes crecientes. Estas máquinas comparten algunos de s...
Soy nuevo en la programación de VHDL y FPGA, y aunque conozco un buen número de problemas que pueden existir entre la simulación y la síntesis, este problema en particular me dejó perplejo.
Mi diseño es bastante simple:
El bus SPI acepta...
Hola, en primer lugar, el inglés no es mi idioma.
Estoy usando un SPARTAN 3E como placa de desarrollo
Traté de hacer un FSM que cambia
el estado con un contador llamado "T" (a veces como un pseudo-procesador) y usa un botón como impulso para in...
Estoy utilizando el siguiente tutorial enlace
Para generar una señal VGA. Soy principiante en FPGA y VHDL. Me gustaría crear un framebuffer para procesarlo y luego leerlo. También me gustaría una función para establecer píxeles en la posición...
Estoy ajustando un código vhdl y obtengo el siguiente error:
Error (10327): Error VHDL en myfile.vhd (87): no se puede determinar
definición de operador "" & "" - se encontraron 0 definiciones posibles
El código abreviado es:
p...
Estoy intentando implementar t flop usando d flip flop en veilog
para lo cual mi código de flip flop es así:
module dff(D, CLK, RESET, Q, QOUT);
input D, CLK, RESET; // Inputs to flip flop
output Q, QOUT; // Output of flip flops
reg Q...