Preguntas con etiqueta 'flipflop'

3
respuestas

¿Es correcto el valor de mi resistencia desplegable? [duplicar]

Estaré usando un botón pulsador momentáneo, SW1 como se muestra en la figura. Con eso, también decidí hacer que un flip-flop D actuara como un pestillo conectando el interruptor al reloj. Mi pregunta es si el valor de mi resistencia despleg...
2
respuestas

T - Flip Flop usando D Flip Flop (Verilog)

Estoy intentando implementar t flop usando d flip flop en veilog para lo cual mi código de flip flop es así: module dff(D, CLK, RESET, Q, QOUT); input D, CLK, RESET; // Inputs to flip flop output Q, QOUT; // Output of flip flops reg Q...
3
respuestas

¿Cómo afecta la inclinación del reloj al diseño?

¿Qué explican estas declaraciones con respecto a la configuración y el tiempo de espera? No puedo entender: Si el retardo lógico combinacional es muy corto o el sesgo del reloj es lo suficientemente grande, entonces la salida de 1st FF cambia...
4
respuestas

¿Por qué usamos Flip Flop de disparo de borde negativo en lugar de un borde positivo de disparo?

Los fallos debidos a la condición de carrera se pueden evitar utilizando un flip-flop con disparo de borde negativo en lugar del flip-flop con disparo de borde positivo utilizado. ¿Qué significa esto? Fuente: enlace     
2
respuestas

Implementación de CMOS con flip-flip flip D disparado con borde doble. Menos de 20 transistores

Necesito implementar un flip flop (DET) con activación de doble borde en un CMOS IC con tecnología 0.35u. El mejor diseño que podría encontrar es este enlace También adjunté el circuito a esta publicación. La primera pregunta es: Y...
1
respuesta

¿A mi jk flip flop le faltan dos puertas NAND para completar?

Creé este circuito en una aplicación que tengo en mi teléfono que ejecuta el circuito y te permite ver la salida. De mi investigación, noté que un jk flip flop era un SR LATCH basado en NAND con puertas NAND adicionales conectadas a S AND R....
1
respuesta

¿Funcionará correctamente este circuito? (Alternar Flip Flop)

Soy nuevo en ingeniería eléctrica y estaba tratando de diseñar un flip-flop de palanca. ¿Funcionará este circuito? El D2 (LED) debe permanecer encendido una vez que se presiona y suelta T1. T2 debería cortocircuitar la alimentación del trans...
1
respuesta

Confusión sobre S-R y J-K FF

He diseñado Flip-Flops S-R y J-K, sus tablas de verdad mientras buscaba en la web, examiné todos los resultados y escribí como en la imagen. Debido al diseño de alternativas, estoy confundido y no estoy seguro al respecto en este momento. Por ej...
1
respuesta

¿Cuál será la salida de filp-flop si su entrada es metaestable?

Estaba leyendo un artículo sobre Sunburst en Clock Domain Crossing y me quedé estancado con esta duda. Aquí,enel3erflipflop,laentradaesunestadometaestableperoenelflancoascendentedelasalidadelrelojseestablecióenalto.Enelrecuadro,mencionaron...
1
respuesta

frecuencia máxima de reloj para un circuito secuencial

Esta es la pregunta principal. Pensé que porque Tcq > Th solo contaremos Tcq. Si necesitamos saber el período de reloj mínimo, debemos calcular la duración desde el principio hasta la salida de DFF1. Hace TpdX + Tsu + Tcq + TpdA + Tp...