Preguntas con etiqueta 'flipflop'

2
respuestas

Señales de reloj esporádicas desde un interruptor momentáneo

Tengo problemas para usar un interruptor NO momentáneo para enviar los bordes del reloj a un flip-flop J-Kbar, específicamente el CD74AC109E de TI ( hoja de datos ). Tengo un interruptor entre + 5V y el pin del reloj, y también agregué un pul...
2
respuestas

Uso de flip-flops Toggle y flip flops JK

Estaba estudiando electrónica digital, especialmente latches y flip-flops y similares, y llegué a comprender que los flip-flops son básicamente elementos de almacenamiento de memoria, en ese caso, ¿por qué necesitaría configuraciones para altern...
1
respuesta

¿Qué hago cuando tengo una fila / columna vacía cuando hago un mapa de Karnaugh?

Estoy trabajando en una asignación para mi curso de Arquitectura y Ensamblaje y tengo la tarea de hacer un circuito utilizando JK Flip Flops para analizar un bistream para cuando 10110 ocurra con la superposición. Estoy progresando bien hasta...
1
respuesta

Diagrama de circuito secuencial: D Flip-Flop

Diagrama de circuito secuencial: D Flip-Flop Clave de respuestas 0 1 2 3 4 5 6 A 1 1 1 0 0 0 1 Q2 0 1 1 1 0 0 0 Q1 0 0 1 1 1 0 0 Q0 0 0 0 1 1 1 0 Arriba está...
3
respuestas

¿Cómo elegir el tipo de flip flop para la implementación?

¿Cómo elegir el tipo de flip flop para la implementación en el diagrama de estado de Moore o Mealy? No puedo entender esto. ¿Alguien podría ayudarme? Hay tipo t, tipo d, tipo s-r, tipo j-k. ¿Cómo elegir uno de los mejores flip flop?     
1
respuesta

¿Puede alguien ayudarme a verificar mi solución para este diagrama de tiempo?

He estado trabajando en algunos diagramas de tiempo y sigo mezclando los comportamientos de los diferentes flip flops. EDIT: Creo que tengo la lógica correcta. Si alguien pudiera hacerme saber si estoy cerca, ¡lo apreciaría muchísimo! Esto...
2
respuestas

Cómo construir SIPO desde RS

¿alguien puede ayudarme a crear un registro SIPO (Serial In Parallel Out) solo desde el circuito de flip flop disparado por el borde RS o RS? He intentado construir esto, pero creo que no está funcionando. Lo simulo en un LOGO! Soft Comfo...
1
respuesta

Shift register using dff verilog

Quiero crear un registro de desplazamiento utilizando d-flip-flop como elemento estructural básico, código: dff: module dff(d,q,clk,rst); input d,clk,rst; output reg q; always @(posedge clk) begin:dff_block if(rst=...
2
respuestas

¿Diferencia entre una señal baja y ninguna señal para un latch SR?

Estoy luchando para entender cómo funciona el pestillo SR. Cuandounaentradatieneladesignación0,significa"señal baja", ¿correcto? ¿Es esto completamente diferente a "sin señal"? ¿Una puerta lógica no necesita algún tipo de señal en ambos cabl...
2
respuestas

Comportamiento extraño del circuito en el tablero

No tengo una imagen para mostrar cómo es mi circuito, pero intentaré dibujarlo y explicarlo lo mejor posible. El circuito contiene un temporizador NE555, que funciona en modo astable con una frecuencia de 50 Khz, tapa de descarga / descarga de 1...