Cuando intenté codificar el siguiente flip flop, el programa falló. Estoy usando Altera.
moduleDFF_SYNC_RESET(Din,nRst,Dout,Clk);outputDout;inputnRst,Clk,Din;wireD;assignD=Din&nRst;always@(posedgeClk)beginDout<=D;endendmodule¿Puedepor...
Estoy diseñando dos contadores síncronos, uno mod 21 y otro mod 30. ¿Hay alguna forma de saber qué tipo de flip flop (D, SR, JK, T) utilizará el número más pequeño de puertas lógicas?
Sé que podemos construirlos todos y luego verificar la respue...
¿El decodificador 2-4 es un sistema completo?
Mi opinión: Puedes crear OR, AND con D0-D3 (por ejemplo, D3 = X * Y). pero no puedes crear NO, porque no tienes cero. por ejemplo, {diciembre 2-4,0} ES un sistema completo.
¿Qué piensan ustedes...
Estoy ocupado aprendiendo sobre chanclas. Tengo entendido que los flip flops de JK alternan cuando JK son ambos 1. Sin embargo, sin un arreglo de esclavo maestro, esto conducirá a una condición de carrera, por lo que el arreglo de esclavo maestr...
Mientras trabajaba en un divisor / contador de frecuencia (en este caso, un sustractor de frecuencia) usando flip-flops, descubrí un efecto extraño en un flip-flop D cuando salí del reloj a una frecuencia constante, pero varié la frecuencia de l...
Tengo un contador de rizado de 3 bits (con t flip flops) y quiero que el contador se restablezca a uno cuando llegue a 7, es decir, el contador cuenta de 1 a 6. Mi idea era que podía conectar las tres salidas del contrarreste y coloque un resist...
Al investigar el diseño de J-K Flip Flop, no puedo entender cómo funciona la conmutación. Sé que solo cambia cuando el reloj pasa de 0 a 1.
Esta es mi falsa comprensión de cómo funciona la palanca.
Supongamos que es Q = 0, Q' = 1 y...
Ref: Está haciendo una ¿Se puede reiniciar el flip flop con nivel asíncrono?
Mi código:
always @ ( posedge clock, posedge rst)
begin
if(rst) q = 1'b0 ;
else q = d ;
end
Forma de onda:
error:
Entre 100 y 150 ns, la salida sigu...
Lo que quiero son dos luces LED y un botón pulsador. Cuando se presiona el botón por primera vez, se enciende la primera luz. Cuando se presiona una segunda vez, la segunda luz se enciende. Cuando se presiona por tercera vez, ambas luces se apag...
Quiero diseñar un flip flop JK en VHDL. En esta salida depende del estado anterior. Un método para implementar esta condición es declarar un estado como una señal dentro de la arquitectura.
Otro método es declarar salidas como "inout". Simulé...