Preguntas con etiqueta 'flipflop'

1
respuesta

7475 IC comportamiento extraño

Así que estoy tratando de hacer un registro de desplazamiento con los 7475 IC / 4-BIT BISTABLE LATCHES /. El problema es que los pestillos simples no parecen cambiar sus estados correctamente. Estoy usando este esquema: PART OF A 74...
2
respuestas

¿Qué tipo de enclavamiento lógico para una desactivación del puente H por exceso de corriente?

Tengo un requisito de circuito lógico simple, pero parece que no puedo hacer coincidir ningún flip-flop o pestillo estándar para mis necesidades (SR, JK, D, MS, sensible al nivel o cronometrado, etc.). El circuito debe deshabilitar un IC de c...
2
respuestas

¿Son las entradas de flipflop D y los umbrales de reloj iguales para una familia lógica dada?

Estoy usando un SOIC20 74 ACT 574 octal flipflop en un diseño. Vcc es 5 V y GND es 0 V. Las hojas de datos dan a V_IH (entrada lógica alta, mínimo garantizado) como 2.0 V y V_IL (entrada lógica baja, máximo garantizado) como 0,8 V. Un fl...
2
respuestas

¿Puede alguien explicar qué significa esta línea en el código de un D Flip Flop escrito en Verilog?

module dflipflop (data ,clk , reset ,q);// Code for Asynchronous Positive Edge triggered D flip flop input data, clk, reset ; output q; reg q; always @ ( posedge clk or negedge reset) if (~reset) begin //what does this block of code mean...
1
respuesta

Error de sintaxis del flip-flop VHDL

Estoy tratando de averiguar cómo usar VHDL, y tengo algunas dificultades para escribir un simple flip flop. Quiero un flip flop T que funcione estrictamente fuera del reloj, cambiando de estado cada vez que recibe un flanco ascendente. Los er...
3
respuestas

FlipFlop emite medio voltaje SN74HC74D

Primero hice una simulación de un circuito simple con el IC SN74HC74D y da salida a 5V, vea la imagen adjunta. Hice un circuito y pedí una PCB. Cuando se suelda, solo sale 2.5V (Pin ~ Q_2). No puedo entender la razón ... ¿Es defectuosa la simula...
2
respuestas

Alto consumo de energía usando dos impulsores de transistor

Tengo un proyecto que funciona con una batería de 12 voltios y necesita consumir la menor cantidad de energía posible cuando está "inactivo". Tengo un ATtiny85 funcionando con una batería de litio que consume una media de aproximadamente 5 µA. E...
2
respuestas

Frecuencia y período de un circuito de flip-flop JK [duplicado]

Volver a enviar esta pregunta desde Ingeniería Eléctrica. Normalmente no haría esto, pero tengo que entender este concepto para mañana. Gracias de antemano por cualquier respuesta. Actualmente estoy resolviendo el problema como se muestra...
2
respuestas

SR Latch se asienta en estado de equilibrio con menor suministro de voltaje

Necesito usar SR latch para mi diseño y funcionó bien. Hasta que empecé con voltajes más bajos. CON8yO4sonlasentradas.CON9eslasalida.Cuandousounafuentede15V,funcionamuybien: Perocuandoreduzcoelsuministroa9V,obtengoesto: seasientaenunpuntomed...
1
respuesta

La máquina de estados finitos no se inicializa en el estado inicial planificado

Tengo una asignación donde tengo que diseñar un FSM que genere el siguiente número hexadecimal en binario, un dígito a la vez: 12498A3B. El FSM debe usar una señal de reloj y D flip-flops para hacerlo. Primero hice el diagrama de estado, lueg...