En primer lugar, no puedes simplemente convertir un NOR en un NAND agregando otro transistor en serie. Deberá modificar al menos dos transistores para convertir de un NOR de 2 entradas a un NAND de 2 entradas. Esto típicamente (según la familia lógica) significaría cambiar las conexiones paralelas a las conexiones en serie y viceversa.

Para crear una NAND de 3 entradas, solo necesitas mirar una nanda de dos entradas y extenderla para una entrada adicional. Para la lógica CMOS, esto significa agregar otro PMOS en paralelo (para la red de extracción) y otro NMOS en serie (para el menú desplegable).

UnpestilloJKesnounpestilloSRconpuertasNAND.Dehecho,loscierresSRsepuedenconstruirconNANDacopladosoNOR,ambostodavíasonretenesSR.Pero,lapolaridaddelasentradasesopuesta(activa-altavs.activa-baja).

Además,el"cierre JK" que se muestra normalmente se considerará un cierre JK cerrado o, a veces, un flip flop. Observe la señal de reloj incluida, que se activa cuando las salidas responden a las entradas. Más adelante en la publicación se muestra un pestillo JK para distinguir.

UnaSRbasadaenNANDsemuestraarriba.FrenteallatchSRdepolaridad'convencional',ambasentradasestánactivasennivelbajo.

UnlatchSRbasadoenNORsemuestraarriba.EstasseñalesSRutilizanlapolaridadconvencional,oactiva-alta.

UnreténJKesunaversiónmodificadadeunreténSRqueevitaelestadoindefinido(S=R=1paraactivo-alto,S=R=0paraactivo-bajo).Parahaceresto,algunoscircuitosdeactivaciónseutilizanparaprovocaruncambioenesteestado.

UnpestilloJKesmenoscomúnqueunflipflopJK.Estosedebeaqueelflip-flopevitalasoscilacionesduranteelestadoS=R=1(paraunbloqueodeJKaltoactivo).Sinembargoexisten,comosemuestraarriba.TengaencuentaqueestecierreJKsemodificadesdeelcierreSRbasadoenNOR.Lasentradassemantienenactivas-altas.Sinembargo,podríaconstruirelpestilloJKapartirdeNANDylasentradasseríanactivas-bajas.

EDIT

Unanotamás.Ustedmencionaquedeseacrearun"flip flop SR". La terminología aquí se vuelve turbia. Un flip flop generalmente implica que en un solo borde de una señal de reloj, el circuito puede cambiar de estado. Sin embargo, agregar un reloj al pestillo SR realmente lo convierte en un "pestillo SR bloqueado", en mi opinión. Esto se debe a que el circuito todavía puede cambiar de estado durante todo el período de reloj activo, en lugar de solo el borde.

Si desea crear un flip-flop SR "verdadero", deberá agregar puertas adicionales para crear una configuración maestro / esclavo. Si bien tal cosa puede existir, es casi inútil en la práctica (nunca he visto una usada en un diseño real). Puede convertir de latín asíncrono a flip flop síncrono, pero en este punto un D-flip flop / T-flip flop sería más útil en la mayoría de los casos. Los retenes SR se usan comúnmente si las señales son diferenciales (MS-CMOS, Domino diferencial, etc.), y el hecho de que NO requiera un reloj es una de las razones principales por las que se elige.

EDIT Se agregó la puerta NAND TTL de 3 entradas. Si no tiene un BJT de triple emisor, puede usar 3 BJT con los nodos colectores / base en corto. El BJT agregado está en paralelo, no en serie.

Como puede ver, es como un nand de 2 entradas, excepto, como dije anteriormente, modificado para 3 entradas. Una puerta NOR basada en BJT es de la misma manera. Excepto que agregue más entradas al nodo sumador.