Quiero averiguar el retraso de un sumador de 16 bits diseñado en la herramienta de cadencia virtuso icfb para un gran número de valores de entrada y Vdd. Sé cómo simular el diseño con una entrada determinada y encontrar retrasos utilizando la fu...
Recientemente, comencé a aprender sobre diseño de circuitos integrados. Por lo tanto, tengo que usar el programa Cadence Virtuoso que se ejecuta en CentOS 6.9. El problema que he encontrado es que no puedo encontrar ningún manual de instalación...
¿Hay algún modelo para multiplexor analógico compatible con LTSpice o Cadence Virtuoso?
Un simple multiplexor 2: 1 se implementa en LTSpice como un conmutador SPDT. Entonces, ¿cómo implementar un multiplexor 4: 1, 8: 1 o 16: 1?
Aquí hay una versión simplificada de mi problema. Tengo dos conjuntos de registros como se muestra. Son operados en diferentes momentos y no hay camino entre ellos. Son cronometrados por un solo puerto de reloj. El conjunto de registros rojos so...
Por favor ver adjunto. No puedo ver las capas Poly, Metal, Cont para PMOS & Instancias de NMOS. Necesita un poco de ayuda sobre cómo solucionar este problema
Problema: el software OrCAD Capture by Cadence se bloquea continuamente. La versión que tengo es SPB_16.5.
Problema: sin embargo, puedo ejecutar UN cheque DRC bien; cuando ejecuto otro DRC en mi esquema, todo el software falla y ya no p...
En nuestra tecnología de proceso solo tenemos 2 capas de metal. La primera capa de metal puede usarse para enrutamiento, pero la segunda capa de metal se usa para hacer un puente sobre la capa de metal 1 (en caso de cruce) utilizando Via1. ¿Hay...
Sé lo que es diagrama de ojo. Es el gráfico de voltaje muestreado en la frecuencia de reloj (por lo general) de mi circuito y superpuesto. Si logic 0 corresponde a 0V y logic 1 corresponde a 1V , entonces, en el caso i...