Quiero averiguar el retraso de un sumador de 16 bits diseñado en la herramienta de cadencia virtuso icfb para un gran número de valores de entrada y Vdd. Sé cómo simular el diseño con una entrada determinada y encontrar retrasos utilizando la función de demora en la calculadora de forma de onda. ¿Cómo puedo hacer este análisis para un gran número de entradas, por ejemplo 1000?
¡Gracias de antemano!
Cadence icfb viene con un lenguaje de script incorporado llamado "ocean" que usaría para esto. Puede exportar un script oceánico que describa su circuito desde ADE, luego envuélvalo en un bucle que varíe la entrada y el VDD como desee. Al final de cada ejecución a través del bucle, se mide la salida y se escribe en un archivo. Una vez que se ha ejecutado 1000 veces, debes terminar con lo que quieres. La documentación del océano debe enviarse con su instalación de Cadence, y hay un buen video introductorio aquí:
puede agregar todas las entradas posibles (básicamente, crea la tabla de verdad para su sumador) usando estímulos donde tiene una entrada periódica con una frecuencia diferente para cada entrada y diferentes bits de entrada, como esta forma de onda
