Como parte de mi proyecto basado en Cadence, elegí el tema "Optimización de la potencia, el área y el tiempo para una unidad SRAM 32x8". Aunque esto es posible utilizando NC-Verilog o construyendo manualmente el esquema y simulando, se nos ha in...
Estoy tratando de hacer una señal modulada OOK en ADS. Necesito un generador de bits aleatorios y un bloque para multiplicar una señal sinusoidal con ese pulso aleatorio. Hice esto en Cadencia por los bloques 'rand_bit_stream' y 'pvcvsp'. ¿Hay b...
Considere el siguiente circuito. Estoy realizando una simulación de esquina en cadencia con temperaturas de -40 ° C, 27 ° C y 85 ° C, para ver cómo el voltaje de la fuente de la puerta cambia con la temperatura. Antes de simular lo calculé a man...
Estoy usando Cadence Virtuoso 6.1.6 y estoy tratando de diseñar un oscilador de anillo usando inversores CMOS. He mirado otras preguntas que se han hecho en este foro, pero no pude encontrar ninguna que haya sido diseñada usando Cadence.
Un p...
Estoy haciendo un esquema en OrCAD y cuando hice la verificación de las reglas de diseño, recibí una advertencia que dice:
Comprobación de las reglas eléctricas
ADVERTENCIA (ORCAP-1608): la red no tiene una fuente motriz N30274
Tengo un ci...
Estoy tratando de sintetizar mi código Verilog, que escribí usando la herramienta Modelsim para MAC de 8 bits en Cadence Encounter. El archivo que se genera después de la síntesis debe volver a comprobarse para la funcionalidad en Modelsim. Sin...
Descargué la biblioteca .lib Spice para MAX4172 y la importé a OrCad, disponible en: enlace
El archivo de la biblioteca se ve bien y lo compilé en un archivo .olb para Cadence. Sin embargo, cuando llego a simularlo, veo este error:
**** E...
He encontrado un modelo PSPICE para una parte que me interesa.
Hoja de datos ISL55110:
enlace
Modelo PSPICE del fabricante:
enlace
En el pasado, cuando necesitaba usar modelos de componentes de fabricantes en PSPICE, simplemente en...
Miré en uno de los archivos VCD que se generó cuando ejecuté un banco de pruebas Verilog usando la suite ncverilog de Cadence. Allí, noté muchos cables (que pertenecen a diferentes ámbitos de módulos) que se les había dado exactamente las mismas...
Estoy tratando de hacer una señal OOK actual usando pvcvs en cadencia (probé pcccs pero no pude averiguar cuáles eran las configuraciones y no funcionaron), y para cambiar la salida a la corriente que usé a vccs como se ve en la siguiente figura...