Quería obtener la capacitancia parásita del transistor en un circuito, así que imprimí el punto de operación de CC. Los valores fueron negativos, así que me rendí y comencé a buscar otras formas. Encontré que hay una opción de captab. Marqué la...
Estoy usando el bloque de valor absoluto de la biblioteca AHDL en cadence virtuoso. Necesito tomar el valor absoluto de una señal que varía de -5 a +5 voltios. Dado que el voltaje pasa a través de 0 voltios cuando hay una transición de -5 a 5 y...
Quiero hacer una simulación TDR diferencial en cadencia virtuoso. Tengo un canal diferencial, hecho de Tlines e interconexiones (componentes pasivos). ¿Cómo configurar la simulación TDR para obtener impedancia en el tiempo? Lo sé, tengo que term...
Estaba simulando una prueba transitoria en una celda SRAM, añadí un ruido transitorio de 1-30MHZ de frecuencia con 100 simulaciones múltiples y calculé un gráfico VQ-QB (puntos).
Quiero poder trazar solo el gráfico de ruido. ¿Puede alguien ay...
Estoy trabajando en cadencia en la máquina virtual VMWare. Todo funciona bien, pero algunos gráficos se muestran inesperados. También estoy recibiendo la advertencia,
ADVERTENCIA El directorio: 'home / xslib / xslib' no existe
pero se...
Estoy realizando mi simulación previa al diseño en cadencia. Puedo seleccionar las redes de salida desde el banco de pruebas porque cargué el entorno ADE para el banco de pruebas, pero también quiero seleccionar el esquema de las redes. ¿¿¿Cómo...
Quiero tener un diodo con un límite de corriente y una tensión de polarización directa de 0.7. Intenté rellenar los campos del diodo con datos de su modelo de especia, pero obtuve un comportamiento totalmente diferente en Cadence Virtuoso.
A continuación se encuentra mi script de síntesis de Genus.tcl,
#Script
#Setting Library and Design Path
set_attribute lib_search_path ../lib/
set_attribute hdl_search_path ../design_files/
#Setting Library and Design Fi...