Estoy diseñando un circuito en el que debo conectar 32 salidas de 1 bit de 32 compuertas NAND a la entrada de 2 compuertas OR de 16 entradas. Estoy escribiendo Verilog para esto pero no puedo averiguar cómo conectar los 16 bits iniciales ([15: 0...
Hasta ahora, para simular los circuitos CMOS confié en una biblioteca que tuve que descargar de forma aleatoria desde Internet como esta:
enlace
Dentro de la biblioteca, el modelo PMOS y NMOS se define utilizando el modelo BSIM3v3 y solo...
Desde el punto de vista de un sintetizador, ¿hay alguna diferencia entre:
Desplazamiento de señal: std_logic_vector (3 downto 0):="0100";
Compensación constante: std_logic_vector (3 downto 0):="0100";
Estaba viendo un video sobre de ADC de doble pendiente aquí en youtube
simular este circuito : esquema creado usando CircuitLab
Entiendo que la ecuación de carga es $$ \ frac {{V_ {in}} \ times {t_1}} {{R1} \ times {C1}} $$
Pero...
Supongamos que tengo un NMOS. En la región lineal, la capacidad de drenaje de la puerta se modela como \ $ C_ {ox} \ cdot w \ cdot l (ov) \ $ pero se modela como cero cuando está en la región de saturación.
Estoy usando Magic para dibujar algunos transistores y crear puertas lógicas digitales. Mientras estudiaba la teoría sobre MOSFET, siempre he visto imágenes como la que se muestra a continuación.
Enestaimagen,sepuedeverquedebajodelapuerta,...
Soy estudiante de doctorado en el campo de CAD / EDA. Mi tema de investigación cubre el diseño de distribución de las celdas estándar VLSI y el enrutamiento detallado. Para que los resultados de mi investigación sean más confiables, me gustaría...
Puedo implementar las funciones en la imagen siguiente, pero si las implemento de forma independiente, tendría 8 salidas al mux. Nuestros profesores quieren que reduzcamos la ALU a solo 3 o 4 salidas, lo he intentado pero no estoy llegando a nin...
1) ¿Las esquinas se refieren siempre a esquinas PVT en el diseño ASIC? ¿O hay algún otro elemento involucrado en una esquina?
2) ¿En qué se basan las esquinas llamadas "Lento", "Típico" & "¿Rápido"?
3) ¿Qué factores gobiernan el número...
El bucle de retardo bloqueado se usa para alinear el reloj en circuitos integrados. En el IC no hay flip flops y otros dispositivos. Quiero saber cómo la DLL alinea el número de relojes que van a diferentes flip flops.
Lo siento por el inglés...