En el proceso habitual de fabricación VLSI, ¿por qué se usó aluminio para metal?
¿Las capas aunque el cobre y el oro tienen mejor conductividad?
¿Qué conduce a la tendencia hacia el cobre para las capas metálicas en los últimos años (en lugar...
Necesitamos un reloj pseudoaleatorio con una longitud N , de tal manera que de cada N de los pulsos de reloj, M de ellos debe hacerse al azar ( M<<N ). Lo que queremos hacer es muestrear una señal de manera aleato...
Esta pregunta es sobre el retardo de puerta en VLSI (microchips). (Sí, es un CMOS)
Cada chip digital consta de 2 tipos de elementos, Logic de registro (estaciones de activación o de enclavamiento) y lógica de combinación (entre los registros,...
Tengo dudas, cuál debería ser la restricción SDC adecuada para el módulo CDC, es decir, dos sincronizadores de flop.
entre " dat conduciendo por aclk a bdat1 conduciendo por bclk "
Nota: aclk y bclk no so...
Necesito muestrear datos de 24 bits en un DAC a 25 MHz. Los datos provienen de un diseño, implementado en FPGA. En cada ciclo de reloj, el FPGA genera datos de 24 bits, que el DAC debe muestrear en el siguiente ciclo. Adjunto una imagen del dise...
Pregunta sobre el uso del reloj en las restricciones de retardo de E / S de estilo SDC
La intención de este informe es aclarar cómo debe restringirse una interfaz de IO de FPGA. Como preámbulo, las dos restricciones de tiempo que se pueden us...
Sé que siempre que tenga transistores en serie, multiplique el W / L equivalente del inversor por el número de transistores en serie. En el caso paralelo W / L sigue siendo el mismo. No sé cómo aplicar esas dos reglas a este problema. Todo...
Acabo de comenzar el estudio a nivel de MOS de un MOSFET. Entonces, perdona la ingenuidad.
Una historia de fondo muy breve:
La Inversión fuerte se produce en un MOSFET, particularmente NMOS, cuando la superficie de silicio alcanza un valo...
He desarrollado un circuito de dominó que calcula una función lógica simple.
Megustaríabloquearla"suma" de salida en los registros para su uso posterior. En este momento, la lógica se pone a 0 durante la precarga como debería en la lógica d...
Según complemento de dos , los números binarios 111 y 11111111 son equivalentes a -1. ¿Por qué o cómo son los números binarios 11, 111, 1111, 1111 1111, etc., equivalentes a -1 en el complemento de dos? ¿Alguien puede explicar?