Convertir las compuertas NAND fan-in-2 fan-out-3 a FO4

Navega tus respuestas
3

Esta pregunta es sobre el retardo de puerta en VLSI (microchips). (Sí, es un CMOS)

Cada chip digital consta de 2 tipos de elementos, Logic de registro (estaciones de activación o de enclavamiento) y lógica de combinación (entre los registros, realiza el cálculo real). La mayoría de los chips se pueden expresar como enlace que describe la lógica y los registros.

La frecuencia máxima de reloj del microchip está determinada (limitada) por el retraso de la ruta de combinación más lenta. Este retraso depende del tipo de elementos que se utilizan en él.

La métrica más popular de este retraso crítico es FO4 enlace o Fan-out de 4:

  

métrica de retardo independiente del proceso utilizada en tecnologías CMOS digitales.

Se cuenta como una cadena de longitud N de puertas NO. Cada compuerta tiene una potencia de salida suficiente para impulsar un inversor 4 veces más potente (según wiki). Obtengo esta métrica como árbol de inversores con niveles N, donde cada inversor controla 4 inversores iguales. El árbol tiene el aspecto de enlace pero con NO puertas (transistores) en los nodos. (la mejor descripción se encuentra en enlace )

Entonces, cualquier procesador moderno tiene un FO4 métrico, que puede ser igual a 14, o 20 o 40. Si el procesador tiene un FO4 pequeño, puede tener más frecuencia que un procesador con un FO4 grande con la misma tecnología de silicio. .

Tengo una métrica para la ruta crítica de algunos chips, expresada en términos de fan-in-2 y fan-out-3:

18 compuertas NAND fan-in-2 fan-out-3 NAND

¿Cómo puedo convertir esto a FO4? (Fan-out de 4)

Quiero comparar este chip con las CPU modernas. FO4 me dará una forma clara de comprobar qué tan rápido puede estar el chip en la tecnología de la CPU moderna.

Actualización: Hay un libro que dice :

  

Este retardo del inversor fan-out-of-four (FO4), t_4, es una buena estimación del retardo de la puerta lógica típica (fan-in = 2) que impulsa una carga típica (fan-out = 2) durante relativamente cables cortos.

Entonces, Fan-in = 2 y Fan-out = 3 están cerca de 2/2 o de FO4. Para la primera estimación usaré este 18 fi2 / fo3 igual a 18 FO4.

    
pregunta osgx

2 respuestas

3

Según la presentación de David Harris para el curso eve224a: (diapositivas 6-11 y 47)

  

Demora d = f + p = g * h + p

Cuando d es un retraso independiente del proceso, f es un retraso de esfuerzo (efecto de etapa), p es un retraso parasitario, g es un esfuerzo lógico , h es esfuerzo eléctrico (fanout; h = C_out / C_in)

En el artículo de Wikipedia "Esfuerzo lógico" también hay algunos ejemplos:

  

Retraso en un inversor. Por definición, el esfuerzo lógico g de un inversor es 1

     

Retraso en puertas NAND y NOR. El esfuerzo lógico de una compuerta NAND de dos entradas se calcula que es g = 4/3

Para la puerta NO con FO1 (que maneja la misma puerta NO):

g = 1; h = 1; p = 1; entonces d = 1 * 1 + 1 = 2

Para la puerta NO con FO4 (la propia métrica de FO4):

g = 1; h = 4 (Cout es 4 veces más que Cin); p = 1 así que d = 1 * 4 + 1 = 5 (el mismo resultado se encuentra en la página 20 de los libros "Esfuerzo lógico: Diseño de circuitos CMOS rápidos", borrador de 1998)

1 retardo FO4 es igual a 5 unidades independientes del proceso (definido por harris, diapositiva 6)

Para la puerta NAND con dos entradas (p = 2) que impulsa lo mismo:

g = 4/3; h = 1; p = 2; d = 4/3 * 1 + 2 = 10/3 = 3,3 (a 1.5 veces más lento que NO con FO1, pero más rápido que NO FO4)

Para la puerta NAND pedida por mí: 2 entradas que controlan 3 NAND iguales:

g = 4/3; h = 3; p = 2; d = (algo de magia dentro) 4/3 * 3 + 2 = 6

Entonces

El retraso de 1 puerta FO4 es igual a 5/6 de retraso de NAND (2 pulgadas, 3 FO).

El último problema es convertir el retardo de cadena de 18 NAND al retardo de cadena de FO4. (diapositiva 41 de harris)

Hmm ... parece que solo necesito multiplicar 18 NANDs de retardo con 6/5 ... 21,6 FO4.

¡Gracias!

    
respondido por el osgx
0

Lamentablemente, diría que es imposible tener una fórmula.

El retraso FO4 consiste en

1) Tiempo de carga de la capacitancia de entrada del inversor

2) Tiempo de transición del inversor

3) Tiempo de carga de la capacitancia de salida de su inversor

Al pasar de FO2 a FO4, hay diferentes factores en cada uno de estos elementos, específicamente, 1 y 3 serán aproximadamente dos veces más lentos, pero 2 serán solo un poco más lentos (ya que la longitud del canal es más o menos lo mismo).

En tu lugar, intentaría volver a estimular el circuito FO4 para tu proceso de tecnología y ver el retraso simulado.

    
respondido por el BarsMonster

Lea otras preguntas en las etiquetas

Pregunta de generación de calor ¿Los nombres de señales de IBIS deben ser únicos?