Me pregunto cuál fue el primer chip en la historia con más de 1000 transistores?
Ya estoy al tanto de lo siguiente:
El Intel 4004 fue el primer chip único disponible comercialmente
microprocesador y fue lanzado en 1971 y tenía 2300 transi...
En un ciclo de diseño ASIC típico, ¿cuánto tiempo tarda una herramienta EDA en completar el enrutamiento?
Supongamos un chip bastante complejo (como el Ivy Bridge). He escuchado que todo el ciclo de diseño de chips es típicamente de un año o más...
Supongamos que un chip se grabó sin el análisis de tiempo adecuado. Después de recuperar el chip, ¿qué tipo de prueba se realiza para verificar si hay alguna violación de configuración o retención en el chip?
Estoy haciendo un diseño en vhdl para FPGA. Tengo un diseño de nivel superior que consta de 3 componentes: divisor de reloj, Module_1 y Module_2. La entidad de nivel superior tiene un puerto de entrada de reloj. Este reloj está dividido por el d...
Estoy usando ltspice y me gustaría simular circuitos integrados totalmente personalizados para fines educativos.
Encontré los modelos NMOS4 y PMOS4 pero no hay suficientes, ya que hay demasiados ideales, es decir, no hay un efecto inicial....
Al configurar la puerta que se define como SALIDA = (AB + C) '
¿Por qué el ancho equivalente de la red de extracción es igual a 4? Sé que la red desplegable se cuenta en serie, por lo que solo agrega la resistencia en serie. Mi profesor dijo que...
El modelo RC simple para transistores mos en circuitos digitales, presentado en el libro CMOS VLSI Design de West-Harris es así:
Peroenotramuestradelibro,unaentradayunapuertade3entradasmodeladasacontinuación:
Cuando modelé el circuito util...
Actualmente estoy haciendo diseños en CMOS VLSI Design y he llegado a dibujar diagramas de barras. El esquema de la puerta NAND de 2 entradas se muestra a continuación. Al dibujar los diseños tengo problemas para decidir entre la Fuente (S) y lo...
Acabo de empezar a tomar un curso en VLSI y por lo poco que sé, este resultado parece un poco extraño. A continuación puede ver el diseño de la compuerta AND y NAND que diseñé:
Ambosparecenestarfuncionandobienconretrasosdesubidaycaídademeno...
Estoy tratando de revisar con respecto al diseño RTL.
El diseño RTL de la siguiente manera
--FF --- Peine ---- FF ---- FF ----
Y cada FF tiene la misma configuración como esta
configuración 1ns
mantener 1ns
salida 0.5ns
También, el C...