Supongamos que un chip se grabó sin el análisis de tiempo adecuado. Después de recuperar el chip, ¿qué tipo de prueba se realiza para verificar si hay alguna violación de configuración o retención en el chip?
Supongamos que un chip se grabó sin el análisis de tiempo adecuado. Después de recuperar el chip, ¿qué tipo de prueba se realiza para verificar si hay alguna violación de configuración o retención en el chip?
Usted haría el mismo tipo de prueba que sería necesario para determinar si hubo algún defecto de fabricación.
Ejecuta el dispositivo en todas las "esquinas". Es decir, en todas las combinaciones de alta y baja temperatura, alta y baja tensión de alimentación, alta y baja frecuencia, etc. Si le preocupan las infracciones de tiempo en las que se enclavan las señales de entrada del chip, también debe realizar pruebas en los límites de los especificados tiempo para esas señales. Si el dispositivo falla en cualquier combinación de condiciones, puede tener un problema de configuración / retención o puede tener algún otro defecto.
Si muchos dispositivos fallan en el mismo punto de la secuencia de prueba, puede averiguar qué función específica se está realizando internamente y reducir la ubicación del error de diseño.
Uno puede experimentar con la sincronización de datos y recopilar estadísticas, por supuesto: La nota de aplicación sobre la metastabilidad de TI da un diseño de probador para esto, y una relación con MTBF. Por supuesto, es mejor predecir que probar (en parte porque de lote a lote) la variación puede engañarte si haces una sola ronda de pruebas).
Lea otras preguntas en las etiquetas digital-logic timing vlsi timing-analysis