En mi vida profesional, a veces necesito crear diagramas de temporización para protocolos: UART , SPI , etc. Sin embargo, no puedo encontrar ningún buen programa disponible. ¿Qué programas se pueden recomendar para esto y cuál es la experiencia...
Entonces, para aquellos que no lo saben, el teorema de riesgo de carrera (RHT) establece que:
A x B + A 'x C = A x B + A' x C + B x C
Entiendo la otra parte del RHT, sobre los retrasos de tiempo y demás, pero no entiendo por qué la afirmac...
La documentación de micros () señala que el valor de retorno siempre será un múltiplo de 4.
¿Hay alguna forma de obtener un clic de microsegundos de mayor resolución, preferiblemente hasta el nivel de 1 microsegundo?
Es aceptable bajar al...
Construyo estos secuenciadores de música .
Soloquenoesexactamenteunsecuenciador,esunainterfazfísicaparaunsecuenciador.Elsecuenciadoresunaaplicaciónqueseejecutaenunacomputadoraportátilalaqueseconectaelsecuenciador,estopermitealusuariohacerbuc...
Soy nuevo en fpgas y hay algunas sutilezas de tiempo que no estoy seguro de entender: si todos mis procesos síncronos se activan en el mismo borde, eso significa que mis entradas se "capturan" en un borde ascendente , y mis salidas cambian en .....
Tengo un circuito sincronizador de bus para pasar un registro amplio a través de dominios de reloj.
Proporcionaré una descripción simplificada, omitiendo la lógica de reinicio asíncrono.
Los datos se generan en un reloj. Las actualizacione...
Introducción
Después de haber encontrado información múltiple, a veces conflictiva o incompleta en Internet y en algunas clases de capacitación sobre cómo crear restricciones de tiempo en formato SDC correctamente, me gustaría pedirle ayuda...
Estoy tratando de depurar una tarjeta ethernet de 100Mbit y me estoy topando con un problema que tengo problemas para resolver.
Este es el diagrama de ojo para el par de transmisión. El par de recepción es muy similar. Es un PHY LAN8700,...
Estoy teniendo problemas para hacer que un diseño FPGA relativamente simple (para un Altera Cyclone IV) cumpla con el tiempo para la lógica controlada por un reloj de 250 MHz. Esto me hace preguntarme cómo los microprocesadores comerciales (como...