En un ciclo de diseño ASIC típico, ¿cuánto tiempo tarda una herramienta EDA en completar el enrutamiento? Supongamos un chip bastante complejo (como el Ivy Bridge). He escuchado que todo el ciclo de diseño de chips es típicamente de un año o más, lo que quiero saber es el tiempo que se tarda en realizar el enrutamiento (o la ubicación y el enrutamiento). Me dijeron que era del orden de varias semanas, así que quería verificar con alguien que tenga algún conocimiento de la industria. :)