He desarrollado un circuito de dominó que calcula una función lógica simple.
Megustaríabloquearla"suma" de salida en los registros para su uso posterior. En este momento, la lógica se pone a 0 durante la precarga como debería en la lógica de dominó. Quiero bloquear esta salida sin violar el tiempo de espera.
No proporciona un esquema, así que lo mejor que puedo hacer es mostrar UN ejemplo de cómo incorporar un pestillo.
No tengo idea de lo que es un circuito de dominó, por lo que seré estúpido y asumiré que la forma de onda que has mostrado quiere retrasar en medio pulso. ¿Tiene un reloj en marcha que tiene transiciones positivas en medio de los pulsos positivos? Si lo hace, use un simple pestillo tipo D con el reloj conectado a la entrada del reloj y los datos (como se muestra en la imagen) que van a la entrada D. La salida Q se retrasará la mitad de un pulso. ¿Entonces esto te da suficiente tiempo para enganchar V (suma)?
Probablemente me he perdido el punto aquí y, si lo hago, por favor ignore mis divagaciones o voto negativo (con una explicación que me permita aprender) como mejor le parezca
Lea otras preguntas en las etiquetas digital-logic vlsi