Supongamos que tengo un NMOS. En la región lineal, la capacidad de drenaje de la puerta se modela como \ $ C_ {ox} \ cdot w \ cdot l (ov) \ $ pero se modela como cero cuando está en la región de saturación.
Supongamos que tengo un NMOS. En la región lineal, la capacidad de drenaje de la puerta se modela como \ $ C_ {ox} \ cdot w \ cdot l (ov) \ $ pero se modela como cero cuando está en la región de saturación.
Esto es principalmente una cuestión de definición. Seguro que habrá alguna capacitancia entre la fuente y el drenaje en la saturación (- > efecto Miller). Sin embargo, es cierto que Cgd es cero en la saturación, al menos según una definición común.
Cuando se trata de capacitancias parásitas de MOSFET, los parásitos se dividen en capacitancias intrínsecas y extrínsecas. La parte intrínseca es la parte del MOSFET con una región de fuente y drenaje de ancho cero. Para esta parte intrínseca, la puerta tiene un acoplamiento capacitivo al canal. En la región lineal, el canal se conecta al drenaje y la fuente, por lo tanto, la compuerta está acoplada capacitivamente al drenaje y la fuente. En la región de saturación, el canal solo está conectado a la fuente y separado del drenaje por una región de agotamiento. Por lo tanto, la puerta para drenar la capacitancia es cero.
La parte extrínseca incluye las áreas de drenaje y fuente. Las capacidades de superposición y de desplazamiento son la razón principal del acoplamiento capacitivo entre la fuente y el drenaje. Están presentes en la región lineal y de saturación.