El bucle de retardo bloqueado se usa para alinear el reloj en circuitos integrados. En el IC no hay flip flops y otros dispositivos. Quiero saber cómo la DLL alinea el número de relojes que van a diferentes flip flops.
Lo siento por el inglés incorrecto.
La DLL toma el reloj de entrada y lo alimenta a la red de distribución del reloj a través de una línea de retardo programable. Luego devuelve la salida de la red de distribución del reloj al controlador, que ajusta la cantidad de retardo real necesaria para alinear los bordes del reloj en la salida con los bordes del reloj en la entrada.
El resultado final es una inclinación mínima del reloj a través del chip a través de la red de distribución del reloj.
Por lo general, la línea de retardo no es infinitamente ajustable, sino que se puede ajustar en pasos discretos, y el controlador tendrá que elegir entre una posición u otra, ya que intenta alinear los bordes del reloj. Por lo tanto, al reloj final aún le quedará una pequeña desviación, pero el uso de la DLL sigue siendo útil para minimizar la cantidad de desviación.
Lea otras preguntas en las etiquetas fpga clock-speed pll dll vlsi