Estoy interesado en calcular resistencias de terminación en serie para mis líneas de comunicación para un sistema que estoy diseñando basado en el Zynq-7000 SoC . El sistema funciona con un reloj de 33 MHz, pero estoy seguro de que los anchos d...
Estoy probando el sensor de temperatura infrarrojo. Está conectado a SP485 (convertidor rs485 a rs232?) Que está conectado a ZYNQ, FPGA.
TengoqueingresarAltocuandoenvíoTx.Despuésdequesehayanenviadotodoslosmensajes,ingresaréBajoenestepinHabili...
Tengo problemas con la sintaxis de mi archivo de restricciones al utilizar un Zedboard Zynq-7000 en Xilinx Vivado. Intentar escribir el flujo de bits es lanzar errores de implementación y síntesis que parecen ser sintácticos, pero la sintaxis qu...
Quiero implementar un flip-flop J-K sensible al nivel en modo estructural usando un pestillo R-S. Este es mi código:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity ff_jk_m is
Port ( J : in STD_LOGIC;
K : in STD_LOGIC;
clk :...
Estoy haciendo un proyecto de análisis de sonido en la placa Zybo y estoy teniendo dificultades para usar el DMA AXI para transferir datos del controlador I2S a la RAM. Estoy usando el controlador I2S de github de Digilent que en realidad es u...
¿Cuál es la mejor manera de descubrir si la dirección del esclavo I2C se da en el formato de 8 bits o 7 bits en la hoja de datos?
Como puedo ver en guía de programación para ADV7511 página 16 :
The SDA/SCL programming address for the Main...
Me gustaría ejecutar un código en mi FPGA (xilinx Zynq zc702) pero se atascó en medio del código.
Después de investigar, descubrí que debía tratarse de un problema de memoria porque declaraba una tabla doble ([2560]) y cuando minimicé el tamaño...
En este momento estoy intentando conectar con DRAM en mi dispositivo Xilinx Zynq, de modo que soy capaz de mover una gran cantidad de datos desde el lado del sistema de procesamiento (PS) a la lógica programable (PL). El tamaño de los datos es d...