Tiempo de subida de salida digital SoC

0

Estoy interesado en calcular resistencias de terminación en serie para mis líneas de comunicación para un sistema que estoy diseñando basado en el Zynq-7000 SoC . El sistema funciona con un reloj de 33 MHz, pero estoy seguro de que los anchos de banda que debo considerar son mucho mayores debido al tiempo de aumento de las señales (estoy interesado en el procesador en este momento). Intenté buscar los tiempos de subida de las señales de este SoC, e incluso intenté encontrarlo para los procesadores ARM cortex A9 genéricos, pero no pude encontrar nada.

¿Qué debo hacer para encontrar el tiempo de subida para garantizar que la resistencia de terminación que implemento sea adecuada para mi sistema?

    
pregunta akivjh

1 respuesta

0

El Zynq-7000 es FPGA. Todas las E / S en los FPGA de Xilinx son configurables para cumplir con dos docenas de estándares de interfaz. Cada configuración de E / S tendría su propia fuerza de accionamiento (impedancia) y temporización. Hay documento adicional en el sitio web Xilinx sobre cómo configurar GPIOs en esta familia en particular, y cuáles podrían ser sus parámetros.

    
respondido por el Ale..chenski

Lea otras preguntas en las etiquetas