Estamos trabajando en una KSZ9031 Ethernet PHY con una Zynq 7020.
No sé dónde conectar la señal CLK125 en un Zynq 7020.
¿Para qué sirve esta señal?
Gracias,
Jeff
Estoy trabajando en un proyecto de procesamiento de video con Vivado 2015.2 en un dispositivo Zynq.
El diseño de mi bloque comienza a volverse enorme y difícil de leer. Como varias veces he implementado la misma línea de tuberías, me gustaría...
He intentado comprender cómo utilizar las IP de AXI-Stream para el procesamiento de video y la visualización a través de VGA desde hace unos días, pero parece que no funciona ningún circuito. Aquí hay un circuito de prueba que he creado:
Ten...
En el integrador IP de Xilinx Vivado, quiero crear un bloque de construcción personalizado. El bloque debe poder acceder al espacio de memoria (posiblemente RAM externa) por sí mismo.
La función de destino del bloque se puede describir en los...
Lo siento por la pregunta básica, pero estoy llegando a / fpga (como un hobby) desde computadoras 'grandes' y tengo problemas para entender el código de ejemplo de Libro Zynq :
void BTN_Intr_Handler(void *InstancePtr)
{
// Disable GPIO in...
Estoy usando la placa Zybo. Tengo un diseño como el siguiente:
EnelSDK,tengouncódigocomoelsiguienteparamanejarelintercambiodedatosentrePSUart0(dondelasseñalesSEMestánconectadas,monitor_rxymonitor_tx)yeldispositivoUART1(queesresponsabledelatr...
Estoy trabajando en un diseño en Xilinx Zynq. Después de la síntesis e implementación, la peor holgura negativa es aproximadamente 8.9ns, lo que significa que el circuito funciona a aproximadamente 112MHz. Sin embargo, después de agregar núcleos...
La pregunta se trasladó a: enlace
Estoy implementando un módulo AXI4-Stream. El módulo utiliza tres bloques DSP (DSP49E1, UG479 - Xilinx). Para ejecutar el módulo a una frecuencia de 150 MHz, el diseño es una tubería que pasa sucesivamente...
Estoy trabajando en un proyecto en el que es necesario volver a escribir el controlador del motor porque no se está comportando correctamente (el motor vibra demasiado y es casi imposible sintonizar sus parámetros). La persona responsable del co...
Estoy interesado en la comunicación LVDS entre un Zynq ( Xilinx , xc7z020-1C ) y una cámara ( ON semiconductor Python 1300 NOIP1SE1300A − QDI ).
He leído algunos artículos sobre USB2.0 donde se indica el sesgo máximo para el par diferencial;...