Estoy trabajando en un diseño en Xilinx Zynq. Después de la síntesis e implementación, la peor holgura negativa es aproximadamente 8.9ns, lo que significa que el circuito funciona a aproximadamente 112MHz. Sin embargo, después de agregar núcleos ILA para depurar algunas señales, el peor es el negativo. la holgura cae a 4.180ns, lo que efectivamente duplica (casi) la frecuencia de trabajo.
Creo que esto se debe a una reorganización diferente de las LUT dentro del FPGA, pero ¿podría alguien contestarme con seguridad? ¿Por qué más lógica proporciona un circuito más rápido?