Preguntas con etiqueta 'xilinx'

2
respuestas

código verilog MUX

¿Alguien puede explicar la diferencia entre los dos códigos a continuación? Ambos escritos en verilog, xilinx. Si alguien puede explicar cómo funciona el segundo, se lo agradecería mucho. module decoder_24(in1, in2, out1, out2, out3, out4);...
1
respuesta

pBlazSim Picoblaze simulator - Problemas al comenzar

He estado intentando simular mi código Picoblaze con pBlazSim, pero tengo problemas con la falta de documentación. ¿Me estoy perdiendo de algo? ¿Podría alguien apuntarme en la dirección correcta? Editar - Me ha confundido cómo agregar la emul...
2
respuestas

Usando el puerto PS / 2 del Papilio One FPGA de VHDL

Estoy intentando recibir datos de un teclado a través del puerto PS / 2 en Papilio One Arcade Megawing. Eventualmente, querré implementar esto desde cero, pero pensé que primero obtendría un código público que funcionara como una forma de prueba...
1
respuesta

Problema del bus FSL en el retorno de datos FPGA de Xilinx

Escribí un periférico IP personalizado en Verilog y lo conecté a MicroBlaze, usando una opción de coprocesador de hardware. Puedo ver el periférico conectado en el Diagrama de Diseño del Sistema. Todo se compila y la compilación es exitosa. A...
1
respuesta

¿Cómo determina Xilinx ISE el orden de compilación?

Estoy trabajando en un proyecto VHDL que es una prueba pequeña de SDRAM. Tengo estas entidades: arriba sdramwrapper sdram < - el núcleo IP generado sdrampkg < - contiene un paquete que contiene constantes utilizadas en varios lugar...
1
respuesta

Optimizando el código de Verilog

Estoy tratando de convertir el número Hex en la representación ASCII decimal en Verilog, he hecho el siguiente código que se convierte con éxito, pero esto costó mucho tiempo para mi diseño, ¿podría alguien ayudarme con alguna sugerencia para op...
0
respuestas

¿Cómo restringir correctamente phy de ethernet?

Estoy tratando de usar el ethernet PHY en mi Nexys4-DDR. El manual para el phy da las siguientes restricciones de tiempo para los puertos RMII. Me estoy confundiendo en cuanto a cuáles son exactamente las restricciones para esto en mi a...
2
respuestas

¿Puede un disipador de calor proteger una placa PYNQ-Z1 de daños? Si es así, ¿cuál debo usar?

Voy a comprar una placa de desarrollo FPGA PYNQ-Z1 de Digilent (enlace: enlace ). Sin embargo, algunos de los comentarios en la página enlazada dicen que la placa se calienta mucho y deberían haber incluido un disipador térmico o un ventilador....
1
respuesta

¿La primitiva del flip flop del FDCE en Altera Quartus?

Me gustaría saber cuál es el equivalente primitivo de altera quartus al flip flop FDCE en Xilinx ISE. Creo que la primitiva DFFE podría funcionar, pero no estoy seguro de la equivalencia de los pines CE y CLR. También el pin PRN me confunde. He...
0
respuestas

1GB Chip DDR3 único para ZYNQ (XC7Z020-2CLG400I), ¿es posible?

Estoy armando una PCB y quiero usar un solo chip DDR3 de 8 Gb (512 * 16) (MT41K512M16HA) pero el banco de direcciones DDR3 es menor que el chip DDR3. ¿Es posible utilizar un solo chip de 8Gb para este IC?