¿Cuál es el área típica tomada por la lógica del decodificador de direcciones en una SRAM?
¿Podría alguien publicar un desglose de área para cada componente en una SRAM?
Para un proyecto, necesito tener algo de memoria externa. Fui por 1MB de SRAM.
Estoy usando un STM32 y descubrí el FSMC. Me costó entender el propósito de esto.
Lo que leí sobre esto me llevó al hecho de que al usarlo te da una ubicación d...
Estoy en un pequeño dilema y me pregunto si alguien aquí me puede ayudar.
Para una aplicación de pantalla que necesite usar un framebuffer que tenga al menos 2Mbytes. Este framebuffer se usa para impulsar un panel TFT de 800x480 píxeles.
Q...
Ambos parecen idénticos, ambos tienen una "habilitación" y una única entrada. Cuando habilitar es alto, el valor almacenado en el elemento se establece en la entrada. ¿Son funcionalmente diferentes de alguna manera? (Sé que se implementan de m...
Conocí los 4 circuitos utilizados para la precarga en SRAM. Tengo algunas preguntas con respecto a la explicación de los circuitos:
Diagrama (a):
Q1: Se menciona como un par NMOS conectado a diodo. ¿Por qué?
P2: Esto quema más energ...
Ahora estoy revisando un artículo sobre la implementación del hardware y dice que al recortar los 128 * 96 píxeles de 160 * 120 píxeles, el tamaño de la memoria de cuadros (SRAM) se puede reducir a 1/10.
No lo entiendo.
¿Alguien sabe cómo...
Estoy trabajando en Versión emulada de una celda de memoria. Es una memoria volátil de un solo bit.
Utiliza4compuertasNANDparaalmacenarunbit.QuieroconectarvariasdeesasceldasdememoriaparacrearunbytedeRAM.CadacompuertaNANDusa2transistores,as...
Voy a conectar un RTC a PIC18F y antes de hacerlo, me gustaría aclarar algunas dudas sobre el módulo y sus conexiones. Estoy usando el "RTC minúsculo" como se muestra en este enlace !.
Las siguientes preguntas son:
¿Cuál es el uso de la...
Estoy conectando SRAM a FPGA (Spartan 6). Durante la configuración y durante los períodos en que FPGA estará inactivo (por ejemplo, me gustaría apagar FPGA cuando uC programará el flash externo) las líneas de dirección de SRAM no se activarán, p...
Ha habido una discusión bastante amplia sobre por qué es difícil combinar la lógica de la memoria / CPU en el mismo dado (composición de problemas de rendimiento, diferentes procesos, diferentes frecuencias de reloj, aumento de los requisitos de...