SDRAM se basa en transacciones; todos los accesos se basan en ráfagas y, por lo tanto, siempre deberá utilizar un período de transacción para todos los accesos. La parte a la que se vincula puede hacer un solo acceso de lectura / escritura (ráfaga de uno), pero hay otros gastos generales.
Cuando digo transacción basada, significa que hay más en una lectura o escritura que en afirmar ese único comando.
Los accesos SDRAM consisten en abrir una fila, seguido de un comando de lectura o escritura, luego debe esperar suficientes ciclos para cumplir con el requisito de latencia de CAS; sólo entonces tiene lugar la transacción real. Por lo general, es posible continuar accediendo a una fila sin volver a abrirla, pero solo hasta que el período de actualización haya expirado, después de lo cual la fila debe cerrarse y luego volver a abrirse.
Tenga en cuenta que si necesita acceder a ubicaciones verdaderamente aleatorias (en filas diferentes) incurrirá en la sobrecarga de apertura de fila para cada fila.
Para las aplicaciones de video framebuffer, esto probablemente será una sobrecarga que no querrá tener.
Además, SDRAM realizará ciclos de actualización para cumplir con los requisitos generales de tiempo de actualización, lo que hace que los accesos sean algo no deterministas
La SRAM a la que te vinculas no tiene ninguno de los problemas de tiempo de transacción anteriores; el tiempo total del ciclo (para la transacción de datos real) es 20 nseg (min), pero en muchas aplicaciones el rendimiento real de una SRAM aparentemente más lenta es mayor que la SDRAM.
Debe analizar los requisitos de rendimiento de datos y cómo se almacenan los datos en la memoria para ver qué rendimiento real logrará,