Después de adquirir recientemente un Launchpad MSP430, he estado jugando con varios proyectos de microcontroladores. Desafortunadamente, el MSP430G2553 solo tiene 512 bytes de RAM, por lo que hacer algo complejo requiere almacenamiento externo....
Finalmente, terminé mi tarjeta de memoria Z80, pero me decepcionó ver que no funcionaba correctamente (prueba NOP simple con las líneas de dirección conectadas a algunos LED) ya que el contador rápidamente se salió de control en lugar de increme...
Los FPGA basados en SRAM necesitan cargar el flujo de bits nuevamente después de apagarlo. Mientras tanto, el no Volatile no necesita eso.
Me pregunto, ¿por qué se realizan más experimentos e investigaciones de seguridad en la SRAM FPGA que e...
Estoy intentando enrutar un chip pic32 a un chip 128kB SRAM y tengo un poco de un tiempo difícil obtener las 17 líneas de dirección y las 8 líneas de datos conectadas. Estoy tratando de unir los primeros 16 pines de dirección a los pines 0-15...
Aún estoy aprendiendo, pero esta pregunta me está molestando.
Finalmente entiendo cómo funcionan los Flip-Flops y cómo se usa para mantener los registros de turnos y demás.
Desde la página wiki:
"Cada bit en una SRAM se almacena en cuatro tra...
En lo que se entiende, no haría ninguna diferencia en el funcionamiento de una SRAM si confundiera el orden de la dirección o los pines de datos.
Por ejemplo, enlace
Los chips no volátiles extraíbles, como las PROM y las EEPROM, tienen...
Estoy conectando una 23LC1024 SPI Serial SRAM con un PIC18, usando el compilador C18 y las funciones integradas de <spi.h> como se describe en Bibliotecas de compiladores , sección 2.8:
OpenSPI1 : inicialice el módulo SSP...
Estoy comenzando con la codificación VHDL y he hecho un procesamiento básico de imágenes en mi placa de desarrollo.
Me he dado cuenta de que la mayoría de las placas de desarrollo FPGA a menudo usan DRAM (SDRAM, DDRAM) como RAM.
Por ejemplo,...
Tengo una placa de desarrollo STM32 con algún SRAM externo. Me gustaría ejecutar mi código desde esa SRAM externa, pero mi procesador solo admite el arranque desde Flash, SRAM interna o memoria del sistema (una parte de la SRAM interna).
¿Cuá...
Mi comprensión de la interconexión de un chip SRAM estándar es la siguiente: cuando el host desea escribir, el # OutputEnable # es alto para llevar el bus de datos SRAM a High-Z y el host está manejando el bus. Al leer, OutputEnable # es bajo y...