Preguntas con etiqueta 'sram'

3
respuestas

Sé por qué es más lento escribir DRAM que leer, pero ¿por qué es más lento escribir la memoria RAM de caché L1 y L2?

La DRAM es más lenta de escribir que de leer porque lleva tiempo cargar o descargar una celda de memoria DRAM. Pero ¿qué pasa con la SRAM en los cachés L1 y L2 de mi procesador? También es más lento escribir, pero AFAIK, SRAM es una memoria bloq...
2
respuestas

¿Por qué fram en lugar de eeprom?

¿Por qué todas las modificaciones de los cartuchos de gameboy para el ahorro no volátil usan un tipo de ram como el fram? ¿Por qué no se utiliza un suficientemente rápido eeprom o flash ic? EDITAR: Todos sabemos que se trata de paralelo i...
3
respuestas

celda de memoria SRAM - qué tipo de flip-flop

Hay una celda SRAM 6T clásica (imagen de wikipedia): Parece (dos inversores en direcciones opuestas e interconectadas dentro y fuera) y funciona como un flip-flop. ¿Pero qué tipo de flipflop es el más cercano a dicha celda SRAM? Quiero...
3
respuestas

¿Por qué Flash y SRAM tienen una señal de "espera"?

He leído hojas de datos en dispositivos SRAM y Flash. Parece que tienen una señal de "Retención" que puede usarse para evitar que registre los datos / instrucciones de entrada hasta que se desactive la señal de retención. ¿Cuándo necesitaría uno...
1
respuesta

¿Cómo un circuito flip-flop lo mantiene en estado?

Al leer sobre la diferencia entre SDRAM y SRAM (electrónicamente), entiendo que SDRAM requiere la carga dinámica de los condensadores para mantener sus estados. No entiendo cómo SRAM mantiene su estado. Las SRAM son esencialmente flip-flops y pr...
2
respuestas

Tamaño de los diseños de lógica DRAM

Soy un principiante con FPGAs y EE en general, ¡así que por favor tengan paciencia conmigo! Tengo entendido que muchos FPGA modernos están basados en SRAM, y por una buena razón: SRAM puede manejar velocidades de reloj más altas y tiene una c...
2
respuestas

Usando BRAM en lugar de SRAM en Virtex-5 FPGA

Estoy trabajando en un proyecto en el que estamos capturando señales de un ADC utilizando un FPGA Virtex-5 y las muestras se almacenan en una SRAM de 128K x 256 desde donde las PC adquieren las muestras de datos. Creo que el Virtex-5 proporciona...
1
respuesta

DS3232M Salta segundos al escribir en la SRAM

Estoy usando un DS3232M que funciona muy bien para hacer un seguimiento del tiempo hasta que intento escribir a la SRAM en el chip. Cuando uso la SRAM, se ralentizan las actualizaciones del registro de segundos o se detienen todos juntos. Escr...
1
respuesta

Cómo interactuar con un HyperRAM con un microcontrolador

Un par de fabricantes han tenido esta interfaz de bajo número de pines HyperBus desde hace algunos años. Parece que finalmente podría haber una manera de obtener unos pocos megabytes de RAM en un proyecto de microcontrolador. ¿Alguien ha te...
1
respuesta

DMA entre GPIO y SRAM en STM32

Aquí estoy tratando de mover los datos del SRAM location 0x20000010 al registro ODR del GPIOE de STM32f303 . Pero no me está sucediendo (no veo el cambio de datos en la ODR mientras se realiza la depuración). No...