Estoy intentando obtener el límite de VDD de la macro de memoria SRAM. Estoy incrementando el VDD por 50mv en un intervalo de tiempo específico y luego integrando el I (VDD) para el mismo intervalo de tiempo.
Para diferentes intervalos de tie...
Estoy tratando de diseñar un tablero SRAM simple (usando un ciprés Cy7c1011cv33 ) para conectarme a mi < a href="http://www.latticesemi.com/Products/DevelopmentBoardsAndKits/MachXO3LStarterKit.aspx"> celtice machox3 starter kit de los conector...
Soy nuevo en sram design. La topología clásica 6t utiliza la precarga para la operación de lectura. Sin embargo, quiero diseñar un circuito sram que no use precarga y que sea compatible con cmos. ¿Cuáles son las topologías sram que abordan esto?...
Tengo que hacer un controlador SDRAM muy simple para el MT48LC8M16A2 - 2 Meg x 14 x 4 Banks. Mi pregunta específica es sobre los comandos que se muestran en la imagen.
Porejemplo,paralaoperacióndelectura,¿esnecesariocerrarrealmenteelcomandoR...
He estado investigando mucho sobre cómo hacer un circuito SRAM DIY (1 bit por ahora). He estado buscando principalmente en enlace
y siguió este diagrama de circuito
yseguítodaslasinstruccionesyconstruíelcircuitoentinkerCAD(hayunabateríade9volt...
Necesito asignar una gran matriz (~ 160kB) como almacenamiento para la entrada SPI (a través de DMA). ¿Hay alguna manera de asegurar que la matriz se asignará en SRAM, no en FLASH? No pude encontrar ninguna palabra clave específica de Cortex o o...
Durante el ciclo de escritura de la SRAM, normalmente se deshabilita! OE, mientras que! WE y! CS están habilitados. Pero para el chip SRAM HM6264 ( enlace ), permite habilitar el OE durante el ciclo de escritura.
¿Parece que causa una contien...
Estoy utilizando la U62256A RAM estática de 32 K x 8 bits. Para fines de prueba conecté todas las salidas a los LED y, como también son entradas a un conmutador DIP, puedo escribir datos.
El modo de escritura funciona bien y almacena todo c...
Estoy trabajando en el controlador PIC y probando diferentes módulos RTC. Recientemente me encontré con DS3232 , que se dice que es una actualización a DS3231. Dice que DS3232 tiene un 236 bytes adicionales de SRAM . He trabajado con el módulo...
Mi comprensión de los libros de texto es que los terminales de origen (S) de los transistores de acceso en una celda SRAM 6T deben conectarse a las líneas de bits (BL / BLB) mientras que los terminales de drenaje (D) a los nodos de almacenamient...