Durante el ciclo de escritura de la SRAM, normalmente se deshabilita! OE, mientras que! WE y! CS están habilitados. Pero para el chip SRAM HM6264 ( enlace ), permite habilitar el OE durante el ciclo de escritura.
¿Parece que causa una contienda en el BUS o escribe sus propios datos? (es decir, escribe lo que lee de sí mismo).
¿Algún pensamiento?
\ $ WE / \ $ apaga los controladores de salida durante el ciclo de escritura para que no escriba sus propios datos.
SIN EMBARGO , cuando conduzca el chip en este modo, deberá eliminar \ $ WE / \ $ antes de aplicar los datos de escritura a los pines de datos. Los datos no deben ingresarse en el bus desde el escritor hasta después de \ $ T_ {whz} \ $ más tarde. Además, cuando \ $ WE / \ $ es elevado, debe eliminar sus datos de manejo antes de que \ $ T_ {oz} \ $ el tiempo expire pero no antes de que \ $ T_ {DH} \ $ expire.
A menos que haya una razón urgente para no usar \ $ OE / \ $, le sugiero encarecidamente que lo use.
Lea otras preguntas en las etiquetas sram