Preguntas con etiqueta 'lvds'

2
respuestas

Enrutamiento de capa interna de trazas de LVDS entre vías de tierra

Tengo una conexión a tierra debajo de un ADC en un tablero de múltiples capas para el alivio térmico. Estoy usando capas internas para enrutar las señales LVDS para el ADC. La imagen muestra pares de diferencias en la capa 4, que se encuen...
1
respuesta

Diseño de PCB de alta velocidad: ¿Enrutamiento en la capa de plano de potencia?

Estoy trabajando en el diseño de mi primera PCB de alta velocidad con 4 capas (en orden): Capa superior: señales de un solo extremo / TTL Capa interna 1: Plano de potencia (3.3V) Capa interna 2: Plano de tierra Capa inferior: señales L...
2
respuestas

¿Cómo enrutar un reloj LVDS desde la entrada FPGA a la salida?

Utilizando VHDL, ¿cómo es posible recibir un par de señales LVDS (por ejemplo, un reloj externo) en el FPGA y enrutarlas a otros pares de pines para que salgan, sin ninguna modificación? He intentado IBUFDS y OBUFDS con una señal intermedia d...
1
respuesta

¿Puedo usar un conector Ethernet para enviar señales LVDS?

Me gustaría usar un conector Ethernet para el factor de forma y las propiedades del cable CAT5e + (blindado / retorcido, impedancia característica, etc.) para enviar señales LVDS a lo largo de un cable largo (100+ ft). Al elegir los conectores E...
1
respuesta

plataforma de red para cumplir con los requisitos de valor muestreado IEC61850

He desarrollado un simulador basado en Linux del editor de valor muestreado IEC 61850, incluso con RT linux. Todavía no puedo cumplir el requisito de publicar un mensaje con MTU = -1500, cada 1uS en una plataforma de PC. Alguien sugirió que los...
1
respuesta

Pantalla LVDS dañada

Estamos utilizando un Advantech PCM-3363 PC104 Tablero para manejar un NLT Technologies NL10276BC13-01C LVDS Visualización en un dispositivo integrado. Si bien todo funciona bien, la visualización a veces está dañada. Esta pantalla es la...
1
respuesta

Cómo “bajar” la entrada LVDS en FPGA

Uno de mis módulos de hardware utiliza una máquina de estado que se activa cuando la señal de entrada IN es HI (que es un par LVDS en Microsemi proASIC FPGA). El problema surge cuando no hay nada conectado al par de entrada LVDS, por lo que mi...
1
respuesta

Convertir señal de un solo extremo (analógica) a LVDS

Estoy buscando la recomendación de un convertidor / cable para convertir un pulso digital a LVDS. El adjunto es el esquema de todo el diseño. Básicamente, mi tarea es medir el tiempo de llegada del fotón, lo que significa leer el tiempo difer...
0
respuestas

LVDS_25 rango de voltaje

Entiendo que el nivel de voltaje para el estándar LVDS tiene un voltaje de compensación típico de 1.25 V y una variación de voltaje de 350 mV. Sin embargo, cuando estoy haciendo un mapeo de pines en Xilinx FPGA, encontré un estándar diferente de...
1
respuesta

¿Cómo conectar las señales LVDS al osciloscopio?

Tengo un montón de señales LVDS en una PCB I Quiero mirar con un alcance (sin querer arrancarme el pelo). Su rango de velocidad varía entre cientos de Hz y ~ 200 MHz. ¿Cómo puedo hacer esto de una manera que sea fácil de interactuar con un alc...