Cómo “bajar” la entrada LVDS en FPGA

3

Uno de mis módulos de hardware utiliza una máquina de estado que se activa cuando la señal de entrada IN es HI (que es un par LVDS en Microsemi proASIC FPGA). El problema surge cuando no hay nada conectado al par de entrada LVDS, por lo que mi máquina de estados se dispara espontáneamente, como se esperaba. Quería "bajar" la entrada y traté de establecer las restricciones para los pads IN_P y IN_N con -res_pull down y - res_pull up respectivamente en el archivo de restricciones como se sugiere aquí . Esto me dio errores diciendo que esos son atributos de pin desconocidos. Y, de hecho, cuando abrí la interfaz de compilación interactiva, no había ninguna opción para seleccionar la activación del pin arriba / abajo para el estándar LVDS.

Pero entonces, ¿cómo configurar mi entrada LVDS en un estado conocido (bajo) cuando no está conectado? ¿Es esta limitación específica de Microsemi, específica del dispositivo o no existe tal cosa como la extracción interna de pares de LVDS?

    
pregunta Nazar

1 respuesta

1

Bajo el comando set_io (página 282, específicamente), enumera que solo ciertos estándares de E / S pueden tomar dominadas / desplegables. Versiones más recientes de esta guía haga una lista de las normas que pueden tomar pullups / pulldowns, pero no son específicamente para ProASIC3. Desafortunadamente, LVDS no es uno de los estándares que pueden realizar despliegues / despliegues.

    
respondido por el Drew

Lea otras preguntas en las etiquetas