Esta pregunta está en la línea de ¿Qué archivos / directorios se necesitan para recrear un proyecto Xilinx PlanAhead? pero para un diseño FPGA Actel / Microsemi. Estoy buscando un diseño bastante estándar con Verilog y / o VHDL, archivos de pr...
Uno de mis módulos de hardware utiliza una máquina de estado que se activa cuando la señal de entrada IN es HI (que es un par LVDS en Microsemi proASIC FPGA). El problema surge cuando no hay nada conectado al par de entrada LVDS, por lo que mi...
Quiero comenzar a trabajar en FPGA IGLOO2 y soy nuevo en FPGA.
Busqué tutoriales y cursos de capacitación para dispositivos Microsemi en Internet. Tiene un mal soporte y recursos en comparación con Altera y otros proveedores.
¿Puede alguien ayud...
Tengo2chipsDDR3x16( MT41K256M16xx ) interactuó con un FPGA ( M2S150TS-1FCS536 ). Planeo usar datos punto a punto y amp; Topología de dirección / comando de sobrevuelo.
Estoy usando ECC con un bus de 16 bits, por lo que 18 bits en total. Deb...
SmartFusion2 SoC FPGA se distingue por contener una memoria no volátil (eNVM) incorporada que se utiliza para almacenar el código necesario para el proceso de arranque del FPGA después del encendido. Entonces, en presencia de esta memoria Flash,...
¿Alguien sabe el comando TCL para generar los núcleos IP en un diseño para la herramienta Libero Soc de Microsemi (v11.4 SP1)?
Por lo tanto, el núcleo de IP (por ejemplo, un FIFO) está configurado y en el diseño. Sin embargo, los archivos de...
Por favor, ayúdame a entender el hoja de especificaciones en la página 2-22. La tabla dice que el estándar de 3.3V admite la potencia de la unidad de 12 mA, pero también hay una fuerza definida por "software". ¿Qué es? También hay un "rango am...
¿Podría alguien, por favor, aclarar si puedo o no leer y escribir simultáneamente desde el FIFO suave descrito en this document on p.157? Dice que puedo usar relojes de lectura y escritura separados. Supongo que esta característica es más bien...
Seguí AMBA 3 APB specification para diseñar mi Esclavo APB. La lectura desde el esclavo requiere varios ciclos de reloj para que los datos estén listos para el bus, así que configuro mi señal PREADY para un ciclo de reloj cuando los datos son...
Para programar el procesador ARM Cortex-M3 que está integrado en la placa Microsemi FPGA SmartFusion2 , creo que hay dos posibilidades (corríjame si está mal):
Keil MDK (Kit de desarrollo de microcontroladores) proporcionado por ARM.
S...