Actualización:
Basado en comentarios útiles de The Photon, Andy aka y PlasmaHH.
Como llegué, hay de hecho el paso bajo parásito. No hay una bala mágica que la mitigue. La capacidad del receptor grande es matar la señal de alta frecuencia....
Tengo un sistema que conduce LVDS a más de 140 pies de cable CAT6. Estoy usando los dispositivos de la serie SN65LVDS de TI para lograr esto. Soy consciente de que habrá una distorsión de baja frecuencia en la señal en el extremo receptor debido...
Me gustaría saber cómo hacer un perfil de una adquisición de imagen y almacenamiento en un sistema basado en FPGA, capturar imágenes desde un sensor de imagen CMOS a través de la interfaz LVDS, hacer un procesamiento de imagen básico y luego alm...
Al hablar de las señales de diferencias, escuchamos que tienen el mismo & voltaje opuesto ¿Cómo voy a concluir que refiriendo la figura a continuación: -
¿Cuál es el significado del voltaje de modo común en las señales de diferencias?...
Tengo algunas computadoras portátiles viejas con buenos paneles LCD que deseo salvar y usar como pantalla VGA externa en otras computadoras.
No soy un experto en electrónica, pero trabajo con computadoras y conozco lo básico. También hice muc...
Para usar SPI a través de un cable de 5 m de longitud, planeamos usar LVDS RS-644, que requiere un cable de par trenzado con una impedancia característica de 100 ohmios.
Al evaluar nuestras opciones de cable, observamos el cable Cat5 (origina...
Necesito crear un circuito basado en uno de los DDS digitales analógicos (AD9102) para crear una señal sinusoidal a 150 kHz. Para este propósito, creo que una línea de reloj de alrededor de 10MHz sería suficiente. No entiendo completamente cómo...
Para un conector de 2 filas destinado a conectar un cable a una PCB, ¿qué método es preferible para señales LVDS de par trenzado?
Pares horizontales:
LVDS1- LVDS1 + LVDS2- LVDS2 +
Pares verticales:
LVDS1- LVDS2-
LVDS1 + LVDS2 +...
Estoy buscando configurar una placa personalizada Xilinx Zynq-7000 con receptores LVDS de acuerdo con el siguiente diagrama.
En mi configuración, el 'IOB' de la izquierda representa un controlador LVDS de un receptor de radar y el IOB d...
Estoy diseñando una placa que tiene una interfaz LVDS de 2.5 V con 30 líneas cronometradas a 600 MHz y DDR. Esto va de un chip a otro que podría colocarse justo al lado, no hay otras restricciones de colocación. La especificación de la interfaz...