Enrutamiento de capa interna de trazas de LVDS entre vías de tierra

Navega tus respuestas
5

Tengo una conexión a tierra debajo de un ADC en un tablero de múltiples capas para el alivio térmico. Estoy usando capas internas para enrutar las señales LVDS para el ADC. La imagen muestra pares de diferencias en la capa 4, que se encuentra entre capas planas. ¿Las vías de tierra tienen algún efecto en los pares de diferencias, aunque las vías no estén conectadas a la capa 4? Si es así, ¿es el par en la parte inferior más susceptible ya que solo la mitad del par es adyacente a las vías de tierra?

Debido a las restricciones de espacio, no puedo evitar el enrutamiento debajo de la región ADC. Entonces, lo que he hecho es usar capas de enrutamiento que están más alejadas de la capa superficial y que están entre los planos. Cualquier sugerencia será apreciada.

Busqué otros subprocesos con respecto a las reglas de enrutamiento de las vías y el par de diferencias, pero no pude encontrar algo que aborde esto.

    
pregunta JackOTrade

2 respuestas

1

Puede estar destruyendo las líneas VDD del ADC o las líneas REF, o eliminando el reloj de muestreo (lo que causa fluctuaciones, arruina el piso de ruido).

Suponiendo un área de acoplamiento de 1 mm por 100 micrones (modelo de placa paralela) con un espaciado de 100 micrones, y ER = 5, la capacitancia es C = E0 * Er * Área / Distancia. El 100micron / 100micron se cancela, por lo tanto, C es 1e-11F / meter * 5 * 1mm = 50 femtoFarads. Con un borde de 1 nanosegundo al LVDS y una oscilación de 0.2v, o 0.2v / nS, la corriente inducida es (I = C * dV / dT) = 50e-15F * 0.2v / 1e-9s = 50 * 0.2 * e-15 e + 9 o la corriente es 10 * e-15 + 9 = 10e-6 = 10uA con un tiempo de subida de ?? 100 picosegundos? En las tapas de derivación con una inductancia de 1 nH, la tensión alterada es V = L * dI / dT o V_cap_upset = 1nH * (10 * 1e-6) / 100pS == 1e-9 * 1e-5 / 1e-10 = 1e-14 * 1e + 10 V_cap_upset = 100 microVolts. ¿Puedes vivir con eso, ocurriendo en CADA BITTIME del LVDS?

    
respondido por el analogsystemsrf
0

Parece que tus líneas LVDS están bastante cerca de esas vías. Además, no está claro cuánto tiempo llevan desde la fuente hasta la carga. Explico por qué.

De un libro sobre medidas de RF y amp; diseño de pcb que escribí hace unos años, una estimación común de la capacitancia parásita es de la instantánea a continuación.

Laautocapitanciaparalasvíasubicadasenlostrazosdelíneaesmayorquelacapacitanciaacopladaparavíasalladodelalínea(porsupuesto).Tengaencuentaquetiene5vías,porloquelacargacapacitivaes5vecesmásgrande,yqueladistanciadesdelastrazasdeLVDSespequeña(menosde1atravésdeldiámetro),porloqueelacoplamientonoesdespreciable.Comoreglageneral,lacapacitanciamutuapuedeserdelordende1/3-1/5deautocapitancia:paracalcularlaconmásprecisión...

Losefectosdelacapacitanciaparaseñalessimilaresapasosysimilaresapulsosson:

  • impedanciareducidaqueterminalalíneadurantelosbordesdelaformadeonda;losvaloresdeimpedanciacaracterísticamásbajosproporcionanunlímitemáscómododecapacitanciaparásitatolerada:un1pFglobaldecargacapacitivaenunalíneaZc=50ohmdaunlímitede100ps;estosignificaqueunLVDSde0.2nspuedecaerenproblemassiZcsubea100ohmios,comoestá...
  • lacargacapacitivadelasseccionesdelíneacausaunretrasoadicionalparalapropagacióndelaseñal;estocreauntimbredurantelastransicionesy,dependiendodelalongituddelalínea,puedehabersoloun"eco" o una superposición desagradable; el retardo agregado es de 2,2 constantes de tiempo, es decir, 2,2 Cp Zc; para valores comunes equivale aproximadamente al tiempo de subida.
  • para una línea diferencial como LVDS, la separación de vías similar a la brecha entre trazas provoca una transformación de modo común a diferencial, por lo que la inmunidad de su LVDS es un poco desafiada.

Veo que las dos líneas LVDS no se cargan de la misma manera.

Si las vías térmicas de ADC pueden ser ciegas y terminar en alguna capa interna del primer plano de tierra, las trazas de LVDS en una capa inferior solo verán el vacío del material dieléctrico, eso es mucho mejor que estar al lado de las vías que van de arriba a abajo.

Ref. [199]: H.W. Johnson y M. Graham, Diseño digital de alta velocidad - Un manual de Black Magic , Prentice Hall, Englewood Cliffs, Nueva Jersey, 1988.

    
respondido por el andrea

Lea otras preguntas en las etiquetas

Circuito de apagado del nodo del sensor alimentado por batería ¿Por qué la Q cargada de un circuito de dos resonadores acoplados críticamente es aproximadamente igual a 0.707 veces la Q cargada de uno de sus resonadores?