Entiendo que el nivel de voltaje para el estándar LVDS tiene un voltaje de compensación típico de 1.25 V y una variación de voltaje de 350 mV. Sin embargo, cuando estoy haciendo un mapeo de pines en Xilinx FPGA, encontré un estándar diferente de LVDS: LVDS_25, LVDS_18, etc. ...
¿Puedo saber cuál es el rango de voltaje para LVDS_25? ¿Eso significa una compensación de 2.5 V y una variación de voltaje de 350 mV? Donde para una salida positiva de (2.5 + 0.35) V es un '1' lógico y (2.5-0.35) V es un '0' lógico y viceversa para el puerto de salida complementario ?
Gracias