Estoy trabajando en un proyecto en spartan 6 usando xilinx ISE 14.7. Cuando abrí una vista esquemática, no puedo reconocer el triángulo rojo entre esas conexiones, que creo que no debería ser un bloque predefinido como el búfer. ¿Es eso un amplificador? Si es verdad, ¿por qué se pone de manera opuesta? Soy nuevo en fpga, muchas gracias por cualquier ayuda. 
cuando verifico las señales, muestra dos IOCLK como pin de salida y las otras como pin de entrada.
Simplemente indica que el pin se conecta a un bit de un bus en el esquema.
LosBuses (*) están indicados por una línea gruesa, y debe notar que donde quiera que solo un bit de ese bus esté conectado, el bus va en un triángulo, y luego desde el triángulo hay una Línea más delgada que va al pin.
No es un búfer, ni es configurable. De hecho, no es nada físico, simplemente cómo Xilinx eligió para representar lugares donde se utiliza un solo bit de un bus.
(*) Nota: un bus puede tener solo un bit de ancho si, por ejemplo, se declara algo como: wire [0:0] imOneBitWide;
Probablemente solo significa que es una entrada. La imagen de abajo es como normalmente veo esto en Altium. Los pines 19 y 22 son entradas debido a la flecha hacia adentro, y los otros son entrada o salida debido a ambas flechas. Sin embargo, normalmente espero que sea parte del componente, en lugar de algo que agregue en el esquema. Esa es la parte confusa.
También se parece un poco a un símbolo de búfer, por lo que podría significar que esta es la línea que se almacena en el búfer y no la línea DIVCLK.
