Hay algunas cosas que entiendo:
DRAM almacena cada bit de datos en un capacitor pequeño con alguna diferencia potencial.
A menos que el condensador esté conectado a un extremo de bajo voltaje, la diferencia de potencial debería permanecer...
Ahora mismo estoy combinando la literatura de ingeniería eléctrica en el tipo de estrategias empleadas para producir de manera confiable sistemas altamente complejos pero también extremadamente frágiles, como DRAM, donde tiene una gran variedad...
Lo siento si esto está fuera de tema. Puede ser más adecuado para un foro de hardware de computadora, pero no pude encontrar nada apropiado.
He estado leyendo sobre el método de arranque en frío , que puede ser usado en investigaciones foren...
He leído un artículo sobre el ataque de arranque en frío dirigido por J. Alex Halderman.
PDF completo: enlace
El papel muestra la caída de un dato en la memoria sin alimentación. Usaron esta foto como ejemplo:
Obviamente, el estado de...
Hay un par de preguntas que mencionan la diferencia entre los procesos CMOS estándar y la fabricación de DRAM:
¿Por qué los microcontroladores tienen tan poca RAM? / p>
¿Cómo ¿integra la lógica en un proceso de DRAM mientras fabrica SDRA...
Por otras estructuras lógicas dinámicas, sé que las capacitancias parásitas en los nodos (compuerta a drenaje / fuente, drenaje / fuente a capacitores a granel) pueden usarse para mantener la carga en ellos. ¿Por qué entonces se necesita un cond...
Se está produciendo un error bastante nuevo y explotable en algunas DRAM DDR3 llamadas el "martillo de fila" en el que es posible bitear las celdas de memoria. Entiendo cómo funciona el exploit, pero no el problema eléctrico que lo genera. En W...
Estoy aprendiendo acerca de la DRAM síncrona y a menudo se menciona un controlador de memoria. ¿Cuál es exactamente el punto de esto? ¿No podría la CPU simplemente asumir el trabajo de solicitar y recibir datos con su propio reloj?
Y otra cosa...
Soy un principiante con FPGAs y EE en general, ¡así que por favor tengan paciencia conmigo!
Tengo entendido que muchos FPGA modernos están basados en SRAM, y por una buena razón: SRAM puede manejar velocidades de reloj más altas y tiene una c...
Con respecto a la estructura de una celda DRAM con un MOSFET y una capacidad, ¿por qué la activación de la línea de palabras hace que el transistor se conecte?
Como aprendí, el MOSFET se vuelve conductor si U GS > > U umbral . Solo p...