Estoy diseñando la forma más simple de una cámara: un FPGA que interconecta un sensor de imagen y envía los datos adquiridos al dispositivo host a través de USB 3.0. No hay procesamiento en el FPGA, se utiliza para el control del sensor y la adq...
Estoy buscando una casa de diseño con soporte para dispositivos de memoria dinámica. Las casas de diseño que encontré en la web son compatibles solo con diseños analógicos, de señales mixtas, de alto voltaje, etc. No encontré ninguna casa de dis...
Quiero diseñar un módulo de memoria que incluya 2 tipos de celdas de memoria. Sé cómo diseñar la memoria usando 1 tipo de celdas de memoria como se muestra en la imagen.
¿Pero qué tal diseñar una memoria con celdas de diferente tamaño? No...
Estoy tratando de entender cuánto tiempo se requiere en las ranuras de tiempo fpga para obtener el valor de 128 bits de DRAM3. Tengo un tablero de fpga con chip de 100 Mhz que habla con DRAM3 1600 Mhz. Gracias
Estoy diseñando una placa que tendrá 5x DRAM DDR3L Micron MT41K512M8DA-107XIT: P (\ $ V_ {DDQ} = 1.35V \ $). La pregunta es, ¿cómo estimar el consumo máximo de corriente de la DRAM y luego diseñar una fuente de alimentación?
En su hoja de dat...
Me gustaría pedir consejo.
Europractice es compatible con muchas fabs y tecnologías para un diseño asic personalizado ( fab list ). La lista de compatibilidad de Lib de esas tecnologías es pública (por ejemplo, UMC 130 nm LL ). Revisé todas...
Cuántos transistores son necesarios (si los hay) para la demultiplexación de la columna en los siguientes tipos de memoria:
NOR ROM Mask Programable (fila x columna = 2000 x 256)
Archivo de registro SRAM de puerto dual (1 lectura, 1 escrit...
He estado tratando de simular una celda DRAM 1T1C. Mi nodo de tecnología es 20nm y los valores de límite son 25fF y 182fF para almacenamiento y bitline respectivamente. Observé que los tiempos de lectura y escritura para 0 y 1 no eran simétricos...
Estoy tratando de obtener algún rendimiento en una red centrada en la memoria que tiene una CPU y varios cubos de memoria. (HMC)
Quiero calcular la latencia intra HMC que significa la latencia entre enviar una solicitud a un cubo de memoria y...
Tengo curiosidad acerca de por qué se ha introducido la fuente de alimentación central adicional Vdd2 en las DRAM LPDDR desde LPDDR2.
Intenté encontrar cualquier referencia o documento que abordara el motivo, pero no encontré nada.
¿Hay al...