Me gustaría pedir consejo.
Europractice es compatible con muchas fabs y tecnologías para un diseño asic personalizado ( fab list ). La lista de compatibilidad de Lib de esas tecnologías es pública (por ejemplo, UMC 130 nm LL ). Revisé todas las listas públicas, y en ninguna parte encontré apoyo dramático.
Estoy buscando la oportunidad de diseñar un dispositivo dram (por ejemplo, a 130 nm si es posible). ¿Para qué fabula debería firmar?
Los procesos de DRAM generalmente solo significan que usted tiene un condensador de zanja con una opción de patrón de alta densidad. Sé a ciencia cierta que esos procesos GF en su lista tienen un condensador de zanja, y estoy seguro de que los otros nodos de 40 nm o más pequeños también lo harán. Uso DRAM en lugar de SRAM cuando necesito más de aproximadamente 6MiB porque los amperios de carga necesarios para SRAM terminan usando más energía que la actualización de DRAM.
Como ejemplo, esta respuesta tiene una ilustración de mi trabajo de un proceso SOI de 14nm donde obtengo DRAM de aproximadamente 8 bits por área de una única compuerta FLASH (proceso no FLASH), que es aproximadamente la misma área que el costo de 2 bits de la SRAM.
Aquí está el truco, necesitarás las NDA para ver qué hay realmente en los kits de diseño. Por ejemplo, el GF 24nm white paper solo enumera una fracción de los dispositivos que veo en el kit.
