Con respecto a la estructura de una celda DRAM con un MOSFET y una capacidad, ¿por qué la activación de la línea de palabras hace que el transistor se conecte?
Como aprendí, el MOSFET se vuelve conductor si U GS > > U umbral . Solo podía imaginar que la capacidad era la fuente, pero en este caso y si la celda DRAM se ha cargado antes, el MOSFET nunca se volvería conductor (en un futuro cercano antes de la descarga 'natural').
También leí en la Wikipedia alemana * que en realidad es el voltaje a través de Gate and Bulk U GB que controla la corriente entre Drain y Source. ¿Es este el caso del esquema que se muestra a continuación?
(Lamentablemente, esto no se menciona explícitamente en muchos sitios de Internet, por lo tanto, mi pregunta aquí).
ImagenconlicenciaCC-BY-SA3.0deJürgenZ.deWikipedia:
