Hay algunas cosas que entiendo:
- DRAM almacena cada bit de datos en un capacitor pequeño con alguna diferencia potencial.
- A menos que el condensador esté conectado a un extremo de bajo voltaje, la diferencia de potencial debería permanecer igual.
¿Por qué necesitamos actualizar la diferencia de potencial almacenada en el condensador en la DRAM?
OR
¿Por qué y cómo el capacitor pierde la carga en la DRAM? (¿Están los condensadores conectados a los extremos de baja tensión?)
¿No deberían los capacitores pertenecer a la diferencia de potencial y la DRAM debería funcionar como una memoria no volátil debido a esto?
Actualización:
También si puede responder el punto planteado por Harry Svensson en los comentarios:
- ¿Por qué es necesario actualizar los condensadores en DRAM, pero los condensadores en las puertas de los FPGA analógicos de alguna manera conservan su carga?