Estoy diseñando una placa con el procesador Allwinner A64 y estoy confundido al elegir la RAM adecuada. Las características del controlador SDRAM del procesador se enumeran a continuación:
Compatible con la norma JEDEC DDR2 / DDR3 / DDR3L /...
Tengo 8 chips DDR3 conectados a un FPGA (2 controladores) y dos DSP, donde 4 chips DDR3 están conectados a cada uno de los procesadores. En este momento tengo un regulador de VTT TPS5120 a bordo, ¿será suficiente? ¿Debo incluir más reguladores V...
El controlador de memoria DDR3 a menudo se presenta como tasa media o cuarta tasa, pero ¿qué significa esto? por ejemplo, si tengo una SDRAM DDR3 que es x16, ¿qué implica la tasa de mitad o cuarto en ese caso y por qué necesitamos crear dichos c...
He visto referencias a esa característica aquí y here (pg 20)
No puedo entender por qué es útil. Dado que el controlador de memoria selecciona el rango, ¿no sería lo mismo si la dirección en el rango hubiera sido la misma que la del banco / f...
Actualmente profundizo en el diseño incorporando un procesador de aplicaciones y una pieza de memoria DDR3.
Ya descubrí cómo se forman los grupos de señales individuales y sobre las pautas relativas a la coincidencia de la longitud del rastreo....
Estaba revisando algunas notas de aplicación para la colocación de la terminación de la serie de DDR y encontré que debía ubicarse cerca del procesador.
Pero si no estoy equivocado, la resistencia de terminación se coloca para que coincida co...
Estoy trabajando en un proyecto que involucra LPDDR4. He leído las secciones pertinentes de la especificación JEDEC LPDDR4 recientemente lanzada. Tengo varias preguntas con respecto a la independencia de la arquitectura de dos canales. Estas res...
Estoy leyendo la especificación JEDEC DDR3 y muchos otros documentos sobre las pautas de DDR3.
Antes de pasar a la creación de prototipos de PCB, solo necesito una confirmación.
Conecté todas mis líneas, respeté la agrupación, la coincidencia...
Pensé en una idea en la que tengo un pcb con un soc en él y otro separado con la memoria DDR3 que puede encajar entre sí.
De esta manera puedo reemplazar o depurar partes específicas del sistema y tener, p. Ej. Una forma de soc sociable en mi si...
DDR3 admite la nivelación de lectura y escritura en DQ.
Sé que los necesitamos debido a la topología de Fly-by.
Pero quiero saber por qué los necesitamos para DDR3.